【技术实现步骤摘要】
一种半导体发光元件及其制备方法、LED芯片
[0001]本专利技术涉及半导体制造领域，具体而言，涉及一种半导体发光元件及其制备方法、LED芯片。
技术介绍
[0002]随着半导体技术的更新迭代，节能环保、高寿命、高效率的半导体发光元件(LED)得到了广泛应用。半导体发光元件具有体积小、亮度高，能耗低等优点，被广泛应用于照明、显示以及车载等领域。
[0003]虽然半导体发光元件的制造技术已经相当成熟，但是在元件的应用过程中，仍然存在较多的问题，其中最主要的问题之一就是元件的表面和侧壁的出光问题。
[0004]在现有技术中，元件侧壁与元件的出光表面一般为垂直的直角，这种单一的侧壁结构会导致元件内部反射到侧壁的光路一大部分全反射回元件内部，使得元件的发光效果大打折扣。
[0005]并且，现有技术中的半导体发光元件的侧壁结构往往存在一些弊端。例如，基板表面往往会有呈凹陷形状的沟槽，这容易导致杂质残留在沟槽中，吸光吸热，从而影响出光效果。
[0006]有鉴于此，特提出本专利技术。
技术实现思路
[0007]本专利技术的第一目的在于提供一种半导体发光元件，通过设置多层侧壁结构，可以增加侧壁出光，能够提高半导体发光元件的出光效率。
[0008]本专利技术的第二目的在于提供所述的半导体发光元件的制备方法，该方法能够增大元件的出光效率。
[0009]本专利技术的第三目的在于提供一种LED芯片。
[0010]为了实现本专利技术的上述目的，特采用以下技术方案：>[0011]本专利技术提供了一种包括图形化衬底，以及在所述图形化衬底上依次层叠设置的N型半导体层、发光层和P型半导体层；
[0012]所述图形化衬底的表面设置有图形化结构；
[0013]所述P型半导体层、所述发光层和所述N型半导体层形成了侧壁结构；
[0014]其中，所述P型半导体层、所述发光层和部分所述N型半导体层的侧壁组成了第一侧壁；
[0015]除所述第一侧壁以外的所述N型半导体层的侧壁为第二侧壁；
[0016]所述第二侧壁与所述图形化衬底之间裸露出所述图形化结构的台阶面为第一台阶面；
[0017]所述图形化衬底的侧壁为第三侧壁。
[0018]优选地，所述第一侧壁与所述第二侧壁之间的夹角为10
°
～180
°
。
[0019]优选地，所述第二侧壁与所述第一台阶面之间的夹角为20
°
～70
°
或110
°
～160
°
。
[0020]优选地，所述第一台阶面的宽度不大于所述半导体发光元件整体宽度的50％。
[0021]优选地，所述第一侧壁与所述第二侧壁的连接处，在所述N型半导体层上形成第二台阶面；
[0022]优选地，所述第二台阶面的宽度为0.01～10μm；
[0023]优选地，所述第一侧壁与所述第二台阶面之间的夹角为10
°
～170
°
。
[0024]优选地，所述第二侧壁为平面或非平面；
[0025]优选地，当所述第二侧壁为非平面时，所述第二侧壁包括第一支壁和第二支壁，所述第一支壁与所述第二台阶面相连接，所述第二支壁与所述图形化衬底相连接；
[0026]优选地，所述第一支壁和所述第二支壁之间的夹角为10
°
～180
°
；
[0027]优选地，所述第一支壁与所述第一台阶面之间的夹角，所述第一侧壁与所述第一台阶面之间的夹角，以及，所述第二支壁与所述第一台阶面之间的夹角均不相同。
[0028]优选地，在所述第一支壁和所述第二支壁之间，还设置有第三支壁；
[0029]优选地，所述第三支壁与所述第一台阶面之间的夹角不大于90
°
；
[0030]优选地，所述第三支壁与所述第二支壁之间的夹角为90～180
°
；
[0031]优选地，所述第三支壁与所述第一台阶面之间的夹角，所述第一支壁与所述第一台阶面之间的夹角，以及，所述第二支壁与所述第一台阶面之间的夹角均不相同。
[0032]优选地，所述第一台阶面与所述第三侧壁的交汇处还包括一台阶结构，所述台阶结构的台阶面为第三台阶面，所述第三台阶面为所述第一台阶面经过再次刻蚀后形成的裸露的图形化结构，所述第三台阶面与所述第一台阶面之间的连接处形成了第四侧壁；
[0033]优选地，所述第四侧壁与所述第三台阶面之间的夹角为90
°
～170
°
；
[0034]优选地，所述第四侧壁的表面具有凸起的图形化结构；
[0035]优选地，所述第一台阶面表面的图形化结构的高度大于所述第三台阶面表面的图形化结构的高度。
[0036]优选地，所述第一台阶面、所述第三台阶面以及所述第四侧壁的表面的图形化结构的形状包括堆叠设置的台体和锥体的组合体、圆锥体、圆台体、蒙古包形和平坦形结构中的至少一种；
[0037]优选地，在所述台体和锥体的组合体中，所述锥体设置在所述台体的顶端，所述锥体的底面半径不大于所述台体的上表面的半径；
[0038]优选地，在所述台体和锥体的组合体中，所述台体的材质为蓝宝石，所述锥体的材质为SiO2。
[0039]本专利技术还提供了如上所述的半导体发光元件的制备方法，包括以下步骤：
[0040](a)、提供一带有图形化结构的图形化衬底，并在所述图形化衬底的表面依次沉积N型半导体层、发光层和P型半导体层；
[0041](b)、对所述P型半导体层、所述发光层和部分所述N型半导体层进行刻蚀，得到第一侧壁；
[0042](c)、对步骤(b)得到的除所述第一侧壁以外的所述N型半导体层的侧壁进行刻蚀，得到第二侧壁；其中，所述刻蚀的深度至裸露出所述图形化衬底，所述裸露的所述图形化衬底的台阶为第一台阶面；
[0043](d)、对步骤(c)得到的半导体发光元件的所述图形化衬底的侧壁进行切割，得到第三侧壁。
[0044]优选地，在步骤(b)和/或步骤(c)中，所述刻蚀的方法包括等离子刻蚀和/或湿法刻蚀；
[0045]和/或，在步骤(d)中，所述切割的方法包括隐形切割技术和劈裂技术。
[0046]优选地，步骤(b)和/或步骤(c)中，在所述刻蚀的过程中，同时对所述半导体发光元件的相邻的两条边进行刻蚀，相邻两条边在刻蚀过程中的腐蚀速率不同，以得到具有第一支壁和第二支壁的侧壁结构，或者，具有第三支壁的侧壁结构。
[0047]优选地，步骤(b)和/或步骤(c)中，在所述刻蚀的过程中，依次对所述半导体发光元件的各条边进行刻蚀，以使所述半导体发光元件各条边刻蚀后形成的侧壁的形貌相同或者不同；
[0048]优选地，所述依次对所述半导体发光元件的各条边进行刻蚀的过程中，在刻蚀之前，先采用光刻胶或氧化物掩膜对不进行刻蚀的其他条边进行掩盖。
...
【技术保护点】
【技术特征摘要】
1.一种半导体发光元件，其特征在于，包括图形化衬底，以及在所述图形化衬底上依次层叠设置的N型半导体层、发光层和P型半导体层；所述图形化衬底的表面设置有图形化结构；所述P型半导体层、所述发光层和所述N型半导体层形成了侧壁结构；其中，所述P型半导体层、所述发光层和部分所述N型半导体层的侧壁组成了第一侧壁；除所述第一侧壁以外的所述N型半导体层的侧壁为第二侧壁；所述第二侧壁与所述图形化衬底之间裸露出所述图形化结构的台阶面为第一台阶面；所述图形化衬底的侧壁为第三侧壁。2.根据权利要求1所述的半导体发光元件，其特征在于，所述第一侧壁与所述第二侧壁之间的夹角为10
°
～180
°
；和/或，所述第二侧壁与所述第一台阶面之间的夹角为20
°
～70
°
或110
°
～160
°
。3.根据权利要求1所述的半导体发光元件，其特征在于，所述第一台阶面的宽度不大于所述半导体发光元件整体宽度的50％。4.根据权利要求1所述的半导体发光元件，其特征在于，所述第一侧壁与所述第二侧壁的连接处，在所述N型半导体层上形成第二台阶面；优选地，所述第二台阶面的宽度为0.01～10μm；优选地，所述第一侧壁与所述第二台阶面之间的夹角为10
°
～170
°
。5.根据权利要求4所述的半导体发光元件，其特征在于，所述第二侧壁为平面或非平面；优选地，当所述第二侧壁为非平面时，所述第二侧壁包括第一支壁和第二支壁，所述第一支壁与所述第二台阶面相连接，所述第二支壁与所述图形化衬底相连接；优选地，所述第一支壁和所述第二支壁之间的夹角为10
°
～180
°
；优选地，所述第一支壁与所述第一台阶面之间的夹角，所述第一侧壁与所述第一台阶面之间的夹角，以及，所述第二支壁与所述第一台阶面之间的夹角均不相同。6.根据权利要求5所述的半导体发光元件，其特征在于，在所述第一支壁和所述第二支壁之间，还设置有第三支壁；优选地，所述第三支壁与所述第一台阶面之间的夹角不大于90
°
；优选地，所述第三支壁与所述第二支壁之间的夹角为90～180
°
；优选地，所述第三支壁与所述第一台阶面之间的夹角，所述第一支壁与所述第一台阶面之间的夹角，以及，所述第二支壁与所述第一台阶面之间的夹角均不相同。7.根据权利要求1所述的半导体发光元件，其特征在于，所述第一台阶面与所述第三侧壁的交汇处还包括一台阶结构，所述台阶结构的台阶面为第三台阶面，所述第三台阶面为所述第一台阶面经过再次刻蚀后形成的裸露的图形化结构，所述第三台阶面与所...
【专利技术属性】
技术研发人员：赵洋，宋林青，廖汉忠，芦玲，
申请(专利权)人：淮安澳洋顺昌光电技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。