一种纵向结构氮化镓功率晶体管的制备方法技术

本发明专利技术属于半导体技术领域，更具体地，涉及一种纵向结构氮化镓功率晶体管的制备方法。通过选择区域外延，同时形成深槽p阱屏蔽层和凹槽结构，能够有效降低栅氧化层电场，避免了高氧化层电场带来的器件可靠性问题，同时避免了干法刻蚀带来的凹槽的损伤和界面态缺陷，从而提高器件的耐压能力和可靠性。而提高器件的耐压能力和可靠性。而提高器件的耐压能力和可靠性。

【技术实现步骤摘要】
一种纵向结构氮化镓功率晶体管的制备方法


[0001]本专利技术属于半导体
，更具体地，涉及一种纵向结构氮化镓功率晶体管的制备方法。

技术介绍

[0002]与横向结构晶体管相比，纵向结构功率晶体管主要由漂移层进行承压，因此可以通过增加漂移层的厚度来增加击穿电压，同时保持器件面积不变，增加晶圆利用率，提高器件功率密度。此外，将峰值电场从表面移到了器件内部，弱化电流崩塌效应，提高可靠性。
[0003]在多种纵向结构GaN场效应晶体管结构中，由于凹槽MOSFET可以通过p 型GaN电流阻挡层降低关态耐压下的漏电，通过绝缘的氧化层减少栅极漏电，相比其他结构具有耐压能力好、栅极漏电小、易实现常关等优点。但目前传统的凹槽MOSFET结构，其电流阻挡层为与漂移层一同外延出的平面型p型GaN，如图1(a)所示，凹槽则通常由对外延层采用干法刻蚀形成，该结构和相关工艺仍存在着一些关键问题影响着器件的电学性能和可靠性：
[0004](1)栅介质层电场过大使得栅介质可靠性降低。GaN由于具有大的禁带宽度，GaN器件可以工作在较大的电压中。当凹槽MOSFET处于较大的关态耐压时，栅介质层中会存在较大的电场。此外，由于干法刻蚀对刻蚀深度把控的困难，凹槽底部的位置通常会深入进漂移层中，进一步增大了栅介质层的电场。另一方面，通过干法刻蚀的凹槽会存在较为尖锐的拐角，较小的曲率半径导致电场线在此处聚集，如图2(a)所示。在较大的栅介质层电场下，刻蚀带来的大量界面态缺陷会导致栅介质层的绝缘能力下降，栅极漏电流增大，缺陷态对电子的俘获加剧，造成器件可靠性和耐压能力严重下降。
[0005](2)离子注入形成pGaN的工艺存在困难。在传统的Si、SiC基器件中，为了降低栅氧化层较大的电场强度，通常采用离子注入的方式在凹槽两侧形成深pGaN阱来屏蔽栅氧化层处的电场，如图1(b)和图2(b)所示。但由于GaN材料有着高密度、高硬度等特性，使得传统的p型离子注入工艺无法直接嫁接到GaN纵向导通器件中。另一方面，激活GaN中离子注入的受主杂质Mg需要 1300℃左右的高温，会导致GaN在高温中分解，产生氮空位。除此之外，离子注入也会造成一定的晶格损伤，劣化器件性能。
[0006](3)干法刻蚀引入的凹槽侧壁晶格损伤使沟道电子迁移率进一步降低。凹槽MOSFET开启时是通过将重掺杂p型GaN反型来形成电流沟道的，重掺杂p 型GaN的电离杂质散射大，导致凹槽MOSFET的沟道电子迁移率本身就较小。而传统的凹槽MOSFET的凹槽通常采用干法刻蚀来形成，这会造成凹槽表面的晶格损伤，使表面粗糙度散射增加，导致沟道电子迁移率进一步降低，器件导通电阻进一步增大。

技术实现思路

[0007]本专利技术为克服上述现有技术中的缺陷，提供一种纵向结构氮化镓功率晶体管的制备方法，能够有效降低栅氧化层电场，减少凹槽的刻蚀损伤和缺陷，提高器件的耐压能力和可靠性。
[0008]为解决上述技术问题，本专利技术采用的技术方案是：一种纵向结构氮化镓功率晶体管的制备方法，包括以下步骤：
[0009]S1.通过MOCVD在n型导电衬底上外延生长器件漂移区；
[0010]S2.通过ICP刻蚀出需生长p阱的台面；
[0011]S3.在器件漂移区上通过PECVD沉积掩膜层SiO2，去除器件需形成p阱区域和p型沟道层区域的SiO2掩膜层；
[0012]S4.通过MOCVD外延生长出p型GaN区域和N型GaN区域，去除SiO2掩膜层；
[0013]S5.在步骤S4形成的器件上生长栅介质层；
[0014]S6.通过光刻显影技术露出需要蒸镀源极区域位置处的栅介质层，并使用缓冲氢氟酸溶液去除栅介质层；
[0015]S7.通过ICP刻蚀出源极和p型GaN区域的欧姆接触窗口；
[0016]S8.在器件p型GaN区域上采用电子束蒸发法或磁控溅射法蒸镀Ni/Au金属，并通过退火形成短接欧姆接触；
[0017]S9.在器件n型GaN区域上采用电子束蒸发法或磁控溅射法蒸镀 Ti/Al/Ni/Au金属，并通过退火形成欧姆接触作为源极；
[0018]S10.采用电子束蒸发法或磁控溅射法在器件凹槽区域上蒸镀Ni/Au金属，并通过退火形成栅电极；
[0019]S11.在n型导电衬底上采用电子束蒸发法或磁控溅射法蒸镀Ti/Al/Ni/Au 金属，并通过退火形成欧姆接触电极作为漏极。
[0020]在其中一个实施例中，所述的步骤S2具体包括：
[0021]S21.在器件漂移区上涂覆光刻胶，通过光刻显影技术确定p阱刻蚀区域；
[0022]S22.通过ICP刻蚀未被光刻胶覆盖的区域深0.5μm～5μm。
[0023]在其中一个实施例中，所述的步骤S3具体包括：
[0024]S31.通过PECVD在器件漂移区上沉积0.1μm～10μm厚的SiO2掩膜层；
[0025]S32.在需形成p阱区域和沟道层处的SiO2掩膜层上通过光刻开窗口；
[0026]S33.通过缓冲氢氟酸去除未被光刻胶覆盖的SiO2掩膜层，保留下的掩膜层 3宽0.05～5μm。
[0027]在其中一个实施例中，所述的步骤S4具体包括：
[0028]S41.通过MOCVD在器件漂移区上沉积0.1μm～2μm的p型GaN；
[0029]S42.通过MOCVD在器件p型GaN上沉积0.1μm～2μm的n型GaN；
[0030]S43.通过缓冲氢氟酸去除SiO2掩膜层；
[0031]S44.对选区外延形成的槽状结构，采用在70～100℃的TMAH腐蚀液中处理1小时以上。
[0032]在其中一个实施例中，所述的n型导电衬底为n型GaN自支撑衬底，电阻率范围为0.005Ω
·
cm～0.1Ω
·
cm，厚度为100μm～500μm。
[0033]在其中一个实施例中，所述的器件漂移区为位错密度低的非故意掺杂GaN 外延层、Si掺杂外延层或As掺杂外延层；器件漂移区的厚度为1μm～50μm，载流子浓度为1
×
10
14
cm
‑3～5
×
10
17
cm
‑3。
[0034]在其中一个实施例中，所述的p型GaN区域，p型掺杂剂为镁，空穴浓度为1
×
10
17
cm
‑3～1
×
10
19
cm
‑3，厚度为0.1μm～5μm。
[0035]在其中一个实施例中，所述的源区n型GaN区域，电子浓度为1
×ꢀ
10
18
cm
‑3～3
×
10
19
cm
‑3，厚度为0.1μm～5μm。
[0036]在其中一个实施例中，所述的栅介质层的材料为Al2O3、SiN、SiO2中的任一种，厚度为10nm～1本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种纵向结构氮化镓功率晶体管的制备方法，其特征在于，包括以下步骤：S1.通过MOCVD在n型导电衬底(1)上外延生长器件漂移区(2)；S2.通过ICP刻蚀出需生长p阱的台面；S3.在器件漂移区(2)上通过PECVD沉积掩膜层(3)SiO2，去除器件需形成p阱区域和p型沟道层区域的SiO2掩膜层(3)；S4.通过MOCVD外延生长出p型GaN区域(4)和N型GaN区域(5)，去除SiO2掩膜层(3)；S5.在步骤S4形成的器件上生长栅介质层(6)；S6.通过光刻显影技术露出需要蒸镀源极区域位置处的栅介质层(6)，并使用缓冲氢氟酸溶液去除栅介质层(6)；S7.通过ICP刻蚀出源极和p型GaN区域(4)的欧姆接触窗口；S8.在器件p型GaN区域(4)上采用电子束蒸发法或磁控溅射法蒸镀Ni/Au金属，并通过退火形成短接欧姆接触(7)；S9.在器件n型GaN区域(5)上采用电子束蒸发法或磁控溅射法蒸镀Ti/Al/Ni/Au金属，并通过退火形成欧姆接触作为源极(8)；S10.采用电子束蒸发法或磁控溅射法在器件凹槽区域上蒸镀Ni/Au金属，并通过退火形成栅电极(9)；S11.在n型导电衬底(1)上采用电子束蒸发法或磁控溅射法蒸镀Ti/Al/Ni/Au金属，并通过退火形成欧姆接触电极作为漏极(10)。2.根据权利要求1所述的纵向结构氮化镓功率晶体管的制备方法，其特征在于，所述的步骤S2具体包括：S21.在器件漂移区(2)上涂覆光刻胶，通过光刻显影技术确定p阱刻蚀区域；S22.通过ICP刻蚀未被光刻胶覆盖的区域深0.5μm～5μm。3.根据权利要求1所述的纵向结构氮化镓功率晶体管的制备方法，其特征在于，所述的步骤S3具体包括：S31.通过PECVD在器件漂移区(2)上沉积0.1μm～10μm厚的SiO2掩膜层(3)；S32.在需形成p阱区域和沟道层处的SiO2掩膜层(3)上通过光刻开窗口；S33.通过缓冲氢氟酸去除未被光刻胶覆盖的SiO2掩膜层(3)，保留下的掩膜层3宽0.05～5μm。4.根据权利要求1所述的纵向结构氮化镓功率晶体管的制备方法，其特征在于，所述的步骤S4具体包括：S41.通过MOCVD在器件漂移区(2)上沉积0.1μm～2μm的p型GaN(4)；S42.通过MOCVD在器件p型GaN(4)上沉积0.1μm～2μm的n型GaN(5)；S43.通过缓冲氢氟酸去除SiO2掩膜层(3)；S44.对选区外延形成的槽状结构，采用在70～100℃的TMA...

【专利技术属性】
技术研发人员：刘扬，黎城朗，
申请(专利权)人：中山大学，
类型：发明
国别省市：