基于PLL电路的小数分频和动态移相系统技术方案

本申请提供了一种基于PLL电路的小数分频和动态移相系统，涉及集成电路技术领域。定时器中的每个时钟选择模块通过在第一控制信号的控制下，根据第i个时钟选择信号、第i个时钟信号、第i

【技术实现步骤摘要】
基于PLL电路的小数分频和动态移相系统


[0001]本申请涉及集成电路
，尤其涉及一种基于PLL电路的小数分频和动态移相系统。

技术介绍

[0002]目前，锁相环(phase
‑
locked loop，PLL)被广泛地应用于集成电路中用于时钟信号的处理。在很多的场合，PLL的输出时钟信号除了需要有精准的频率以外，还需要有严格的相位要求来完成采样工作并使误码率达到最小。带有相位选择的使用环形压控振荡器(ringvco)的PLL结构中，环形压控振荡器一般可以产生6～16个不同相位的输出时钟，不同相位的时钟送到输出分频器并通过相位选择信号phase sel来选择输出相位，而输出频率通过整数分频信号div sel控制。在实际电路中，为了保证输出时钟信号有精准地频率和相位，通常会采用小数分频、动态移相的功能，那么分频器的输入时钟需要在环形压控振荡器输出的N个时钟信号之间动态切换。
[0003]目前，重定时器retimer能够保证分频器在时钟信号切换的过程中避免产生毛刺(glitch)。但是，相关技术中的retimer结构使得时钟信号切换的灵活性低，从而使得PLL输出的分频时钟信号精准度低。

技术实现思路

[0004]本申请实施例提供了一种基于PLL电路的小数分频和动态移相系统，能够提高retimer进行时钟信号切换的灵活性，从而使得PLL输出的分频时钟信号更精准。
[0005]第一方面，本申请实施例提供了基于PLL电路的小数分频和动态移相系统，包括：
[0006]重定时器，用于接收第一控制信号、复位信号、N个时钟选择信号和N个时钟信号，并根据所述第一控制信号、所述N个时钟选择信号和所述N个时钟信号输出N个第二控制信号；
[0007]信号选择器，与所述重定时器连接，用于接收所述N个时钟信号，并在所述N个第二控制信号中第i个第二控制信号为由第二电平切换为第一电平的情况下，当前输出的时钟信号切换为第i个时钟信号，以使所述PLL电路当前输出的时钟信号动态移相，并在所述第i个控制信号为第一电平的情况下，当前输出的时钟信号为所述第i个时钟信号；
[0008]输出分频器，与所述信号选择器连接，用于接收分频信号，并根据所述分频信号对所述第i个时钟信号进行小数分频后，输出小数分频时钟信号；
[0009]其中，所述重定时器包括N个相同的时钟选择模块；所述多个时钟选择模块中的第i个时钟选择模块用于接收所述N个时钟选择信号中的第i个时钟选择信号、所述N个时钟信号中的第i个时钟信号和第i
‑
1个时钟信号、至少一个向前移位信号以及至少一个向后移位信号，并在所述第一控制信号的控制下，根据所述第i个时钟选择信号、所述第i个时钟信号、所述第i
‑
1个时钟信号、至少一个向前移位信号、至少一个向后移位信号和所述复位信号，输出所述N个第二控制信号中的第i个第二控制信号和所述第i个时钟选择模块对应的
移位信号，以使所述PLL电路当前输出的时钟信号的相位切换为所述第i个时钟信号的相位，其中，1≤i≤N；
[0010]所述至少一个向前移位信号为第i个时钟选择模块之前的时钟选择模块输出的移位信号，所述至少一个向后移位信号为第i个时钟选择模块之后的时钟选择模块输出的移位信号。
[0011]在一种可能的实现方式中，所述N个时钟选择模块中的每个时钟选择模块均包括第一控制单元、第二控制单元和第三控制单元，针对所述第i个时钟选择模块，其中，
[0012]所述第一控制单元用于接收所述第i个时钟选择信号、所述第i个时钟信号和所述第i
‑
1个时钟信号，并根据所述第i个时钟选择信号、所述第i个时钟信号和所述第i
‑
1个时钟信号，输出第一信号；
[0013]所述第二控制单元用于接收所述第一控制信号、所述至少一个向前移位信号和至少一个向后移位信号，并在所述第一控制信号的控制下，根据所述至少一个向前移位信号和所述至少一个向后移位信号，输出第二信号；
[0014]所述第三控制单元用于根据所述第一信号和所述第二信号，输出所述N个第二控制信号中的第i个第二控制信号。
[0015]在一种可能的实现方式中，在所述第i个时钟选择信号为第二电平的情况下，当所述第i个时钟信号和所述第i
‑
1个时钟信号均为第二电平时，所述第i个第二控制信号由第二电平切换为第一电平。
[0016]在一种可能的实现方式中，在所述第i个时钟选择信号为第二电平，且所述第i个时钟信号和所述第i
‑
1个时钟信号中的任意一个为第一电平的情况下，所述第i个第二控制信号为第一电平。
[0017]在一种可能的实现方式中，所述第一控制单元为三端输入或非门，所述第二控制单元为多端输入选择器。
[0018]在一种可能的实现方式中，所述多个时钟选择模块中的每个时钟选择模块均包括第一控制单元和复位单元；
[0019]所述第一控制单元用于接收所述第i个时钟选择信号、所述第i个时钟信号和所述第i
‑
1个时钟信号，并根据所述第i个时钟选择信号、所述第i个时钟信号和所述第i
‑
1个时钟信号，输出第一信号；
[0020]所述复位单元用于接收复位信号和所述第一信号，并根据所述复位信号和所述第一信号，输出所述第i个时钟选择模块对应的移位信号。
[0021]在一种可能的实现方式中，在所述第i个时钟选择信号为第一电平的情况下，当所述第i个时钟信号和所述第i
‑
1个时钟信号均为第一电平时，所述移位信号由第一电平切换为第二电平。
[0022]在一种可能的实现方式中，所述第一控制单元为三端输入或非门，所述复位单元为与门。
[0023]在一种可能的实现方式中，所述第i个时钟选择模块用于接收所述N个时钟选择信号中的第i个时钟选择信号、所述N个时钟信号中的第i个时钟信号和第i
‑
1个时钟信号、所述N个时钟选择模块中第i
‑
1个时钟选择模块输出的移位信号和所述N个时钟选择模块中第i+1个时钟选择模块输出的移位信号；
[0024]在所述第一控制信号为第一电平的情况下，根据所述第i个时钟选择信号、所述第i个时钟信号、所述第i
‑
1个时钟信号、所述第i
‑
1个时钟选择模块输出的移位信号、所述第i+1个时钟选择模块输出的移位信号和所述复位信号，输出所述N个第二控制信号中的第i个第二控制信号和所述第i个时钟选择模块对应的移位信号，以使所述PLL电路当前输出的第i
‑
1个时钟信号的相位切换为所述第i个时钟信号的相位；
[0025]在所述第一控制信号为第二电平的情况下，根据所述第i个时钟选择信号、所述第i个时钟信号、所述第i
‑
1个时钟信号、所述第i
‑
1个时钟选择模块输出的移位信号、所述第i+1个时钟选择模块输出的移位信号和所述复位本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于PLL电路的小数分频和动态移相系统，其特征在于，包括：重定时器，用于接收第一控制信号、复位信号、N个时钟选择信号和N个时钟信号，并根据所述第一控制信号、所述复位信号、所述N个时钟选择信号和所述N个时钟信号输出N个第二控制信号；信号选择器，与所述重定时器连接，用于接收所述N个时钟信号，并在所述N个第二控制信号中第i个第二控制信号为由第二电平切换为第一电平的情况下，当前输出的时钟信号切换为第i个时钟信号，以使所述PLL电路当前输出的时钟信号动态移相，并在所述第i个控制信号为第一电平的情况下，当前输出的时钟信号为所述第i个时钟信号；输出分频器，与所述信号选择器连接，用于接收分频信号，并根据所述分频信号对所述第i个时钟信号进行小数分频后，输出小数分频时钟信号；其中，所述重定时器包括N个相同的时钟选择模块；所述多个时钟选择模块中的第i个时钟选择模块用于接收所述N个时钟选择信号中的第i个时钟选择信号、所述N个时钟信号中的第i个时钟信号和第i
‑
1个时钟信号、至少一个向前移位信号以及至少一个向后移位信号，并在所述第一控制信号的控制下，根据所述第i个时钟选择信号、所述第i个时钟信号、所述第i
‑
1个时钟信号、至少一个向前移位信号、至少一个向后移位信号和所述复位信号，输出所述N个第二控制信号中的第i个第二控制信号和所述第i个时钟选择模块对应的移位信号，以使所述PLL电路当前输出的时钟信号的相位切换为所述第i个时钟信号的相位，其中，1≤i≤N；所述至少一个向前移位信号为第i个时钟选择模块之前的时钟选择模块输出的移位信号，所述至少一个向后移位信号为第i个时钟选择模块之后的时钟选择模块输出的移位信号。2.根据权利要求1所述的系统，其特征在于，所述N个时钟选择模块中的每个时钟选择模块均包括第一控制单元、第二控制单元和第三控制单元，针对所述第i个时钟选择模块，其中，所述第一控制单元用于接收所述第i个时钟选择信号、所述第i个时钟信号和所述第i
‑
1个时钟信号，并根据所述第i个时钟选择信号、所述第i个时钟信号和所述第i
‑
1个时钟信号，输出第一信号；所述第二控制单元用于接收所述第一控制信号、所述至少一个向前移位信号和至少一个向后移位信号，并在所述第一控制信号的控制下，根据所述至少一个向前移位信号和所述至少一个向后移位信号，输出第二信号；所述第三控制单元用于根据所述第一信号和所述第二信号，输出所述N个第二控制信号中的第i个第二控制信号。3.根据权利要求2所述的系统，其特征在于，在所述第i个时钟选择信号为第二电平的情况下，当所述第i个时钟信号和所述第i
‑
1个时钟信号均为第二电平时，所述第i个第二控制信号由第二电平切换为第一电平。4.根据权利要求2所述的系统，其特征在于，在所述第i个时钟选择信号为第二电平，且所述第i个时钟信号和所述第i
‑
1个时钟信号中的任意一个为第二电平的情况下，所述第i个第二控制信号为第一电平。5.根据权利要求2所述的系统，其特征在于，所述第一控制单元为三端输入或非门，所
述第二控制单元为多端输入选择器。6.根据权利要求1所述的系统，其特征在于，所述多个时钟选择模块中的每个时钟选择模块均包括第一控制单元和复位单元；所述第一控制单元用于接收所述第i个时钟选择信号、所述第i个时钟信号和所述第i
‑
1个时钟信号，并根据所述第i个时钟选择信号、所述第i个时钟信号和所述第i
‑
1个时钟信号，输出第一信号；所述复位单元用于接收复位信号和所述第一信号，并根据所述复位信号和所述第一信号，输出所述第i个时钟选择模块对应的移位信号。7.根据权利要求6所述的系统，其特征在于，在所述第i个时钟选择信号为第一电平的情况下，当所述第i个时钟信号和所述第i
‑
1个时钟信号均...

【专利技术属性】
技术研发人员：苏志刚，王海力，
申请(专利权)人：京微齐力北京科技有限公司，
类型：发明
国别省市：