半导体结构的制备方法及半导体结构技术

本申请涉及一种半导体结构的制备方法及半导体结构，包括：提供衬底，于所述衬底的上表面形成第一图形化掩膜层，基于所述第一图形化掩膜层刻蚀所述衬底，以于所述衬底内形成浅沟槽；于所述浅沟槽的侧壁及底部形成衬垫层；于所述衬底内形成环绕所述浅沟槽四周的第一漂移区及位于所述浅沟槽正下方的第二漂移区，其中，通过控制所述第一图形化掩膜层的厚度及离子注入的能量使得所述第一漂移区的掺杂浓度与所述第二漂移区的掺杂浓度不同；对所得结构进行退火处理；于所述浅沟槽内形成介质层，所述介质层填满所述浅沟槽。本申请能够在保证制成半导体器件的高耐压值的情况下降低器件的导通电阻，并减少了工艺流程步骤。并减少了工艺流程步骤。并减少了工艺流程步骤。

【技术实现步骤摘要】
半导体结构的制备方法及半导体结构


[0001]本专利技术涉及半导体制造
，特别是涉及半导体结构的制备方法及半导体结构。

技术介绍

[0002]随着集成电路制程的快速发展，对半导体产品的集成度的要求越来越高。而随着半导体产品的积集化，半导体器件的尺寸及半导体器件的隔离结构的尺寸也随之减小。现有的中高压BCD工艺为了在获取较高的器件集成度的同时提高器件的击穿电压，往往在漂移区离子注入后增加一步长时间的高温退火，来形成浓度均匀变化的漂移区掺杂。
[0003]并且，传统的半导体制造工艺中为了弥补浅沟槽内的多晶硅边缘栅氧耐压不足的问题，一般会采用浅沟槽隔离结构(Shallow Trench Isolation，STI)等作为场板。但是这种工艺做出来的BCD器件，因为开态时的电流需要从场板底部“绕行”，一般都有很大的导通电阻，并且增加了工艺流程，在增加半导体器件制造成本的同时容易降低器件的良品率。

技术实现思路

[0004]基于此，有必要针对上述
技术介绍
中的问题，提供一种能够在保证制成半导体器件的高耐压值的情况下降低器件的导通本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的制备方法，其特征在于，包括如下步骤：提供衬底，于所述衬底的上表面形成第一图形化掩膜层，基于所述第一图形化掩膜层刻蚀所述衬底，以于所述衬底内形成浅沟槽；于所述浅沟槽的侧壁及底部形成衬垫层；于所述衬底内形成环绕所述浅沟槽四周的第一漂移区及位于所述浅沟槽正下方的第二漂移区，其中，通过控制所述第一图形化掩膜层的厚度及离子注入的能量使得所述第一漂移区的掺杂浓度与所述第二漂移区的掺杂浓度不同；对所得结构进行退火处理；于所述浅沟槽内形成介质层，所述介质层填满所述浅沟槽。2.根据权利要求1所述的半导体结构的制备方法，其特征在于，于所述衬底的上表面形成第一图形化掩膜层包括：于所述衬底的上表面形成第一掩膜层；于所述第一掩膜层的上表面涂覆第一光刻胶层，并进行图形化处理，以形成第一图形化光刻胶层；基于所述第一图形化光刻胶层刻蚀所述第一掩膜层，以形成所述第一图形化掩膜层，所述第一图形化掩膜层内形成有第一开口图形，所述第一开口图形定义出所述浅沟槽的位置及形状。3.根据权利要求1所述的半导体结构的制备方法，其特征在于，采用热氧化工艺于所述浅沟槽的侧壁及底部形成氧化成作为所述衬垫层。4.根据权利要求1所述的半导体结构的制备方法，其特征在于，于所述衬底内形成环绕所述浅沟槽四周的第一漂移区及位于所述浅沟槽正下方的第二漂移区的步骤包括：于所述衬底的上表面形成第二图形化掩膜层，所述第二图形化掩膜层内形成有第二开口图形，所述第二开口图形定义出所述第一漂移区及所述第二漂移区的位置及形状；基于所述第二图形化掩膜层对所述衬底进行离子注入，以形成所述第一漂移区及所述第二漂移区；去除所述第二图形化掩膜层。5.根据权利要求1所述的半导体结构的制备方法，其特征在于，于所述浅沟槽内形成所述介质层包括：于所述衬垫层的表面形成介质材料层；去除位于所述衬底的上表面的第一图形化掩膜层及位于所述第一图形化掩膜层上表面的所述介质材料层，使得保留于所述浅沟槽内的所述介质材料层为所述介质层。6.根据权利要求1所述的半导体结构的制备方法，其特征在于，对所得结构进行退火处理的步骤包括：采用湿法退火工艺或干法退火工艺对所得结构进行退火处理的同时，对所述第一漂移区及所述第二漂移...

【专利技术属性】
技术研发人员：杨斌，李春旭，刘晨晨，黄刚，黄宇，曹瑞彬，
申请(专利权)人：无锡华润上华科技有限公司，
类型：发明
国别省市：