一种类超结光增强IGBT器件制造技术

一种类超结光增强IGBT器件，属于功率半导体领域。由多个元胞并联形成，每个元胞结构包括：P型掺杂集电区、N型掺杂缓冲层、N型掺杂漂移区、N型高掺杂柱区、P型掺杂的阱区、N型掺杂的源区、P型掺杂的基区、氧化层、栅极电极、发射极电极和集电极电极。通过将IGBT的顶部栅极开孔，使得光线可通过这个窗口入射到JFET区，通过向IGBT器件的JFET区进行光照射产生光生载流子以提高器件导通特性，JFET区域和漂移区的电流密度分布更加均匀。照射光波长可为30～1800nm，可应用于高压领域，防止JFET区和漂移区的电流密度过大引发过热而损伤半导体的晶格结构，提高器件使用寿命。提高器件使用寿命。提高器件使用寿命。

【技术实现步骤摘要】
一种类超结光增强IGBT器件


[0001]本专利技术属于功率半导体领域，具体是涉及一种类超结光增强IGBT器件。

技术介绍

[0002]功率器件又称电力电子器件，具有高电压、大电流的处理能力。目前主流的功率器件类型包括MOSFET(金属氧化物半导体场效应晶体管)、IGBT(绝缘栅双极型晶体管)、GTO(可关断晶闸管)、BJT(双极型三极管)等。
[0003]IGBT兼具有MOSFET驱动电路简单、开关速度快和BJT导通电阻低的优点，在电力电子领域具有广泛的应用前景。
[0004]在平面IGBT结构之中JFET区域的电阻较高，高电阻的JFET区对于IGBT的导通特性有较大的影响。尤其是对于需要承受较高电压的IGBT器件，其JFET区域掺杂浓度比较低，因此相比于其他区域其JFET区域难以产生电导调制效应。同时，高阻的JFET区域电流密度并不均匀，可能会导致JFET区域局部过热。
[0005]对于需要承受高压的IGBT，其JFET区掺杂浓度较低，因此在导通状态其相比其他区域更难产生电导调制，具有较大的电阻，限制平面IGBT器件的通态特性。同时，由于器件导通时JFET区域载流子浓度分布不均匀，使得器件JFET区域的电流密度分布不均匀，可能会引发过热而损伤碳化硅的晶格结构，降低器件的使用寿命。
[0006]同时，由于IGBT器件漂移区较低的掺杂浓度，导致在通态器件的漂移区载流子浓度较低，具有较大的漂移区导通电阻，限制器件的导通特性。

技术实现思路

[0007]本专利技术的目的在于提供可解决平面IGBT器件高阻JFET区域和漂移区对器件导通特性影响等问题，加强IGBT器件在JFET区和漂移区的电导调制效应，从而降低IGBT器件的导通电阻，提高器件的通态特性，优化IGBT器件在通态的电流密度分布，提高器件可靠性的一种类超结光增强IGBT器件。
[0008]本专利技术由多个元胞并联形成，每个元胞结构包括：P型掺杂集电区、N型掺杂缓冲层、N型掺杂漂移区、N型高掺杂柱区、P型掺杂的阱区、N型掺杂的源区、P型掺杂的基区、氧化层、栅极电极、发射极电极和集电极电极；
[0009]所述N型掺杂缓冲层位于P型掺杂集电区上方，N型掺杂漂移区位于N型掺杂缓冲层上方；N型高掺杂柱区位于N型掺杂漂移区上侧的JFET区；P型掺杂的阱区位于N型掺杂漂移区的上方；N型掺杂的源区位于P型掺杂的阱区的内部；P型掺杂的基区位于P型掺杂的阱区的内部；氧化层位于JFET区和P型掺杂的阱区的上方；栅极电极位于氧化层的上方，且其位置在N型掺杂的源区和P型掺杂的阱区之间形成的沟道上方；发射极电极位于N型掺杂的源区与P型掺杂的基区的上方；集电极电极位于P型掺杂集电区的下方。
[0010]优选的，P型掺杂集电区掺杂浓度为1
×
10
18
cm
‑3～5
×
10
19
cm
‑3，厚度为1～20μm，N型掺杂缓冲层的掺杂浓度为1
×
10
17
cm
‑3～1
×
10
18
cm
‑3，厚度为0.2～5μm。N型掺杂漂移区的掺
杂浓度为1
×
10
14
cm
‑3～1
×
10
15
cm
‑3，厚度依照所需要实现的阻断电压设定为30～220μm。
[0011]优选的，P型掺杂的阱区的掺杂浓度为2
×
10
16
cm
‑3～5
×
10
17
cm
‑3，P型掺杂的阱区的深度为0.2～1.5μm。N型掺杂的源区的深度为0.2～0.8μm，N型掺杂的源区的掺杂浓度在1
×
10
19
cm
‑3以上。P型掺杂的基区的深度为0.2～1.5μm，P型掺杂的基区的掺杂浓度在1
×
10
19
cm
‑3以上。
[0012]优选的，N型高掺杂柱区的掺杂浓度为5
×
10
15
cm
‑3～5
×
10
17
cm
‑3，厚度为0.2～1.5μm。
[0013]本专利技术通过将IGBT的顶部栅极开孔，使得光线可以通过这个窗口入射到JFET区，通过向IGBT器件的JFET区进行光照射产生光生载流子以提高器件导通特性，JFET区域和漂移区的电流密度分布更加均匀。照射光波长可为30～1800nm，
[0014]与现有技术相比，本专利技术具有以下突出的优点：
[0015]1、该IGBT器件可应用于高压领域，器件的制备工艺和现有的平面型IGBT器件工艺相兼容。
[0016]2、本专利技术引入光注入手段，增强IGBT器件在JFET区和漂移区的电导调制效果，增加通态时器件JFET区和漂移区的载流子浓度，降低器件的导通电阻，提高器件的导通特性
[0017]3、本专利技术采用新的JFET结构，通过在传统IGBT器件的JFET区引入多个类超结的重掺杂N型柱区，提高光生载流子的产生效率，进一步提高IGBT器件的导通特性。
[0018]4、本专利技术采用新的JFET结构，通过在传统IGBT器件的JFET区引入多个类超结的重掺杂N型柱区，优化器件在导通态的载流子浓度分布，使电流密度分布更加均匀，有利于防止JFET区和漂移区的电流密度过大引发过热而损伤半导体的晶格结构，从而提高器件的使用寿命。
附图说明
[0019]图1为本专利技术实施例的元胞结构示意图；
[0020]图2为本专利技术实施例的元胞结构俯视示意图；
[0021]图3为本专利技术实施例的器件加光、本专利技术实施例的器件不加光与传统IGBT结构器件的导通特性的对比图；
[0022]图4为本专利技术实施例的器件加光(a)、本专利技术实施例的器件不加光(b)与传统IGBT结构器件(c)在JFET区域和漂移区上部区域的电流密度分布的对比图。
具体实施方式
[0023]为使本专利技术的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本专利技术作进一步的详细说明。
[0024]本专利技术实施例由多个元胞并联形成，参见图1和2，每个元胞结构包括：P型掺杂集电区1、N型掺杂缓冲层、N型掺杂漂移区3、N型高掺杂柱区4、P型掺杂的阱区5、N型掺杂的源区6、P型掺杂的基区7、氧化层8、栅极电极9、发射极电极10和集电极电极11；一N型掺杂缓冲层2位于所述P型掺杂集电区1上方，一N型掺杂漂移区3位于所述N型掺杂缓冲层2上方。二N型高掺杂柱区4位于所述N型掺杂漂移区3上侧的JFET区。P型掺杂的阱区5位于所述N型掺杂漂移区3的上方。N型掺杂的源区6位于所述P型掺杂的阱区5的内部。P型掺杂的基区7位于所
述P型掺杂的阱区5的内部。氧化层8位于所述JFET区和P型掺杂的阱区本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种类超结光增强IGBT器件，其特征在于由多个元胞并联形成，每个元胞结构包括：P型掺杂集电区、N型掺杂缓冲层、N型掺杂漂移区、N型高掺杂柱区、P型掺杂的阱区、N型掺杂的源区、P型掺杂的基区、氧化层、栅极电极、发射极电极和集电极电极；所述N型掺杂缓冲层位于P型掺杂集电区上方，N型掺杂漂移区位于N型掺杂缓冲层上方；N型高掺杂柱区位于N型掺杂漂移区上侧的JFET区；P型掺杂的阱区位于N型掺杂漂移区的上方；N型掺杂的源区位于P型掺杂的阱区的内部；P型掺杂的基区位于P型掺杂的阱区的内部；氧化层位于JFET区和P型掺杂的阱区的上方；栅极电极位于氧化层的上方，且其位置在N型掺杂的源区和P型掺杂的阱区之间形成的沟道上方；发射极电极位于N型掺杂的源区与P型掺杂的基区的上方；集电极电极位于P型掺杂集电区的下方。2.如权利要求1所述一种类超结光增强IGBT器件，其特征在于所述P型掺杂集电区的掺杂浓度为1
×
10
18
cm
‑3～5
×
10
19
cm
‑3，厚度为1～20μm。3.如权利要求1所述一种类超结光增强IGBT器件，其特征在于所述N型掺杂缓冲层的掺杂浓度为1
×
10
17
cm
‑3～1
×
10
18
cm
‑3，厚度为0.2～5μm。4.如权利要求1所述一种类超结光增强IGBT器件，其特征在于所述N型掺杂漂移区的掺杂浓度为1
×
10
14
cm
‑3～1
×<...

【专利技术属性】
技术研发人员：张峰，陈雨箭，邱宇峰，张荣，
申请(专利权)人：厦门大学，
类型：发明
国别省市：