一种半导体结构的形成方法及CMOS器件的制作方法技术

本申请公开了一种半导体结构的形成方法及CMOS器件的制作方法，所述半导体结构的形成方法包括：提供包括高压器件区和低压器件区的衬底；高压器件区包括形成在衬底内的隔离结构、以及形成在衬底上的栅氧化层和掩膜层；低压器件区包括形成在衬底内的隔离结构、以及形成在衬底上的衬垫氧化层和掩膜层；在高压器件区的掩膜层上形成保护层；保护层包括多晶硅层和介质层；采用Certas刻蚀工艺回刻蚀部分低压器件区的隔离结构；去除高压器件区的保护层。本申请提供的形成方法，通过在高压器件区上形成保护层，以避免在采用Certas刻蚀工艺回刻蚀低压器件区的隔离结构时，对高压器件区的掩膜层及栅氧化层造成损伤，从而保证高压器件区的栅氧化层的质量。栅氧化层的质量。栅氧化层的质量。

【技术实现步骤摘要】
一种半导体结构的形成方法及CMOS器件的制作方法


[0001]本申请实施例涉及半导体制造
，尤其涉及一种半导体结构的形成方法及CMOS器件的制作方法。

技术介绍

[0002]随着半导体集成电路器件特征尺寸的不断缩小，按照等比例缩小原则，栅氧化层的厚度也相应地不断减小。在半导体结构上常常需要集成不同工作电压的器件，高压的互补金属氧化物半导体(complementary metal oxide semiconductor，CMOS)器件对应的栅氧化层的厚度较大，低压的CMOS器件对应的栅氧化层的厚度较小。
[0003]其中，栅氧化层是半导体器件中的重要结构，如果栅氧化层上存在缺陷将导致半导体器件的可靠性降低。因此，如何提高半导体器件中栅氧化层的质量是目前亟待解决的问题。

技术实现思路

[0004]本申请实施例提供一种半导体结构的形成方法及CMOS器件的制作方法。
[0005]第一方面，本申请实施例提供一种半导体结构的形成方法，所述方法包括：
[0006]提供包括高压器件区和低压器件区的衬底；所述高压器件区包括形成在所述衬底内的隔离结构、以及形成在所述衬底上的栅氧化层和掩膜层；所述低压器件区包括形成在所述衬底内的隔离结构、以及形成在所述衬底上的衬垫氧化层和掩膜层；
[0007]在所述高压器件区的所述掩膜层上形成保护层；所述保护层包括多晶硅层和介质层；
[0008]采用Certas刻蚀工艺回刻蚀部分所述低压器件区的隔离结构；
[0009]去除所述高压器件区的所述保护层。
[0010]根据本申请的一种实施方式，所述介质层包括氧化硅层和/或氮化硅层。
[0011]根据本申请的一种实施方式，所述采用Certas刻蚀工艺回刻蚀部分所述低压器件区的隔离结构之前，所述方法还包括：
[0012]去除所述低压器件区的所述衬垫氧化层和所述掩膜层。
[0013]根据本申请的一种实施方式，所述在所述高压器件区的所述掩膜层上形成保护层，包括：
[0014]在所述掩膜层上形成保护层；
[0015]在所述保护层上形成图案化的光刻胶层，所述图案化的光刻胶层暴露所述低压器件区；
[0016]通过所述图案化的光刻胶层进行刻蚀，以去除所述低压器件区的保护层。
[0017]根据本申请的一种实施方式，所述采用Certas刻蚀工艺回刻蚀去除部分所述低压器件区的隔离结构，包括：
[0018]采用Certas刻蚀工艺回刻蚀部分所述低压器件区的隔离结构，以及去除所述高压
器件区的所述介质层。
[0019]根据本申请的一种实施方式，所述去除所述高压器件区的所述保护层，包括：
[0020]通过刻蚀气体去除所述高压器件区的所述多晶硅层；
[0021]所述刻蚀气体对所述多晶硅层的材料的选择比大于所述刻蚀气体对所述衬底的材料的选择比。
[0022]根据本申请的一种实施方式，所述刻蚀气体包括氯化氢气体。
[0023]根据本申请的一种实施方式，所述多晶硅层相对于所述衬底的选择比大于20:1。
[0024]根据本申请的一种实施方式，所述去除所述高压器件区的所述保护层之后，所述方法还包括：
[0025]去除所述高压器件区的所述掩膜层，以暴露所述栅氧化层。
[0026]根据本申请的一种实施方式，所述方法还包括：
[0027]在所述高压器件区和所述低压器件区分别形成CMOS器件。
[0028]根据本申请的一种实施方式，所述低压器件区包括第一低压器件区和第二低压器件区；其中，所述第一低压器件区形成的CMOS器件的工作电压高于所述第二低压器件区形成的CMOS器件的工作电压。
[0029]第二方面，本申请实施例提供一种CMOS器件的制作方法，包括如本申请第一方面中所述的半导体结构的形成方法。
[0030]本申请实施例提供了一种半导体结构的形成方法及CMOS器件的制作方法，所述半导体结构的形成方法包括：提供包括高压器件区和低压器件区的衬底；所述高压器件区包括形成在所述衬底内的隔离结构、以及形成在所述衬底上的栅氧化层和掩膜层；所述低压器件区包括形成在所述衬底内的隔离结构、以及形成在所述衬底上的衬垫氧化层和掩膜层；在所述高压器件区的所述掩膜层上形成保护层；所述保护层包括多晶硅层和介质层；采用Certas刻蚀工艺回刻蚀部分所述低压器件区的隔离结构；去除所述高压器件区的所述保护层。本申请实施例提供的半导体结构的形成方法，通过在高压器件区的掩膜层上形成保护层，以避免在采用Certas刻蚀工艺回刻蚀部分低压器件区的隔离结构时，对高压器件区的掩膜层及栅氧化层造成损伤，从而保证高压器件区的栅氧化层的质量。
附图说明
[0031]图1至图10为本申请实施例提供的形成半导体结构的简化剖面示意图；
[0032]图11为相关技术方案中栅氧化层的电镜图；
[0033]图12为本申请实施例提供的半导体结构的形成方法的流程图；
[0034]图中包括：100
‑
衬底；101a
‑
第一有源区；102a
‑
第二有源区；103a
‑
第三有源区；200
‑
低压器件区；201
‑
第一低压器件区；202
‑
第二低压器件区；300
‑
高压器件区；400
‑
隔离沟槽；500
‑
隔离结构；601
‑
栅氧化层；601a
‑
栅氧化层的上表面；602
‑
衬垫氧化层；602a
‑
衬垫氧化层的上表面；700
‑
掩膜层；800
‑
保护层；801
‑
多晶硅层；802
‑
介质层；900
‑
图案化的光刻胶层。
具体实施方式
[0035]下面将结合本申请实施方式及附图，对本申请实施方式中的技术方案进行清楚、
完整地描述，显然，所描述的实施方式仅仅是本申请的一部分实施方式，而不是全部的实施方式。基于本申请中的实施方式，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施方式，都属于本申请保护的范围。
[0036]在下文的描述中，给出了大量具体的细节以便提供对本申请更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本申请可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本申请发生混淆，对于本领域公知的一些技术特征未进行描述；即，这里不描述实际实施例的全部特征，不详细描述公知的功能和结构。
[0037]在附图中，为了清楚，层、区、元件的尺寸以及其相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
[0038]应当明白，当元件或层被称为“在
……
上”、“与
……
相邻”、“本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，所述方法包括：提供包括高压器件区和低压器件区的衬底；所述高压器件区包括形成在所述衬底内的隔离结构、以及形成在所述衬底上的栅氧化层和掩膜层；所述低压器件区包括形成在所述衬底内的隔离结构、以及形成在所述衬底上的衬垫氧化层和掩膜层；在所述高压器件区的所述掩膜层上形成保护层；所述保护层包括多晶硅层和介质层；采用Certas刻蚀工艺回刻蚀部分所述低压器件区的隔离结构；去除所述高压器件区的所述保护层。2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述介质层包括氧化硅层和/或氮化硅层。3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述采用Certas刻蚀工艺回刻蚀部分所述低压器件区的隔离结构之前，所述方法还包括：去除所述低压器件区的所述衬垫氧化层和所述掩膜层。4.如权利要求1所述的半导体结构的形成方法，其特征在于，所述在所述高压器件区的所述掩膜层上形成保护层，包括：在所述掩膜层上形成保护层；在所述保护层上形成图案化的光刻胶层，所述图案化的光刻胶层暴露所述低压器件区；通过所述图案化的光刻胶层进行刻蚀，以去除所述低压器件区的保护层。5.如权利要求1所述的半导体结构的形成方法，其特征在于，所述采用Certas刻蚀工艺回刻蚀去除部分所述低压器件区的隔离结构，包括：采用Ce...

【专利技术属性】
技术研发人员：邢彦召，陈洁，艾义明，张权，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：