半导体结构的形成方法技术

一种半导体结构的形成方法，包括：提供衬底，所述衬底包括隔离区和器件区，所述隔离区包括沿第二方向排布的第一区和第二区；在所述器件区上形成若干第一鳍部和若干第二鳍部，所述第二鳍部内具有位于所述隔离区上的隔离开口，所述隔离开口沿所述第二方向贯穿所述第二鳍部；在所述隔离区上形成若干第一栅极结构；以所述第一图形化层为掩膜去除所述第一区上和所述第二区上的所述第一栅极结构，形成第一开口；以所述第一图形化层为掩膜刻蚀所述第一鳍部，形成第二开口；在所述第一开口和所述第二开口内形成隔离结构。所述第一开口与所述第二开口的形成均以所述第一图形化层为掩膜，有效减少了光罩掩膜，节约了制作成本，同时也提升了制程效率。升了制程效率。升了制程效率。

【技术实现步骤摘要】
半导体结构的形成方法


[0001]本专利技术涉及半导体制造
，尤其涉及一种半导体结构的形成方法。

技术介绍

[0002]随着半导体器件集成度的提高，晶体管的关键尺寸不断缩小。然而，随着晶体管尺寸的急剧减小，栅介质层厚度与工作电压不能相应改变使抑制短沟道效应的难度加大，使晶体管的沟道漏电流增大。
[0003]鳍式场效应晶体管(Fin Field-Effect Transistor，FinFET)的栅极成类似鱼鳍的叉状3D架构。FinFET的沟道凸出衬底表面形成鳍部，栅极覆盖鳍部的顶面和侧壁，从而使反型层形成在沟道各侧上，可于鳍部的两侧控制电路的接通与断开。这种设计能够增加栅极对沟道区的控制，从而能够很好地抑制晶体管的短沟道效应。然而，鳍式场效应晶体管仍然存在短沟道效应。
[0004]此外，为了进一步减小短沟道效应对半导体器件的影响，降低沟道漏电流。半导体
引入了应变硅技术，应变硅技术的方法包括：在栅极结构两侧的鳍部中形成凹槽；通过外延生长工艺在所述凹槽中形成源漏掺杂区。
[0005]为了防止不同晶体管的源漏掺杂区相互连接，需要在鳍部中形成隔离层，同时为了减小隔离层的面积，提高所形成半导体结构的集成度。现有技术引入了SDB(Single Diffusion Break)技术。
[0006]然而，现有方法在形成半导体结构的过程中仍存在诸多问题。

技术实现思路

[0007]本专利技术解决的技术问题是提供一种半导体结构的形成方法，能够有效降低所述半导体结构的制作成本，同时也提升了形成所述半导体结构的制程效率。
[0008]为解决上述问题，本专利技术提供一种半导体结构形成的方法，包括：提供衬底，所述衬底包括沿第一方向排布的隔离区和器件区，所述隔离区位于相邻所述器件区之间，所述隔离区包括沿第二方向排布的第一区和第二区，所述第二方向与所述第一方向垂直；在所述器件区上形成若干第一鳍部和若干第二鳍部，所述第一鳍部和所述第二鳍部沿所述第二方向平行排布，所述第一鳍部还横跨于所述隔离区上，所述第二鳍部内具有位于所述隔离区上的隔离开口，所述隔离开口沿所述第二方向贯穿所述第二鳍部；在所述隔离区上形成若干第一栅极结构，所述第一栅极结构横跨所述第一鳍部和所述第二鳍部；在所述衬底上形成介质层，所述介质层覆盖所述第一栅极结构的侧壁；在所述第一栅极结构和所述介质层上形成暴露出位于所述第一区上的第一栅极结构的第一图形化层；以所述第一图形化层为掩膜，采用第一刻蚀工艺去除所述第一区上和所述第二区上的所述第一栅极结构，在所述介质层内形成第一开口；以所述第一图形化层为掩膜，采用第二刻蚀工艺刻蚀所述第一鳍部，在所述第一鳍部内形成第二开口；在所述第一开口和所述第二开口内形成隔离结构。
[0009]可选的，所述第一刻蚀工艺采用各向同性刻蚀工艺，所述各向同性刻蚀工艺包括
湿法刻蚀工艺。
[0010]可选的，所述湿法刻蚀工艺的参数包括：刻蚀溶液为硫酸和双氧水的混合溶液，刻蚀溶液的温度为80℃～180℃。
[0011]可选的，所述第二刻蚀工艺采用各向异性刻蚀工艺，所述各向异性刻蚀工艺包括干法刻蚀工艺。
[0012]可选的，所述干法刻蚀工艺的参数包括：刻蚀气体包括溴化氢、氯气和氧气。
[0013]可选的，在形成所述第一栅极结构的过程中，还包括：在所述器件区上形成若干第二栅极结构，所述第二栅极结构横跨所述第一鳍部和所述第二鳍部。
[0014]可选的，在形成所述第一栅极结构和所述第二栅极结构之前，还包括：在所述第一鳍部内形成若干第一源漏掺杂层，所述第一源漏掺杂层位于相邻的所述第二栅极结构之间或相邻的所述第一栅极结构和所述第二栅极结构之间，且所述第一源漏掺杂层内具有第一源漏离子；在所述第二鳍部内形成若干第二源漏掺杂层，所述第一源漏掺杂层位于相邻的所述第二栅极结构之间或相邻的所述第一栅极结构和所述第二栅极结构之间，且所述第二源漏掺杂层内具有第二源漏离子。
[0015]可选的，所述第一源漏离子与所述第二源漏离子电学类型不同；所述第一源漏离子包括N型离子或P型离子；所述第二源漏离子包括P型离子或N型离子。
[0016]可选的，在形成所述第一源漏掺杂层和所述第二源漏掺杂层之前，还包括：在所述隔离区上形成若干第一伪栅结构，所述第一伪栅结构横跨所述第一鳍部和所述第二鳍部；在所述器件区上形成若干第二伪栅结构，所述第二伪栅结构横跨所述第一鳍部和所述第二鳍部。
[0017]可选的，所述第一源漏掺杂层和所述第二源漏掺杂层的形成方法包括：以所述第一伪栅结构和所述第二伪栅结构为掩膜刻蚀所述第一鳍部，在所述第一鳍部内形成若干第一源漏开口；以所述第一伪栅结构和所述第二伪栅结构为掩膜刻蚀所述第二鳍部，在所述第二鳍部内形成若干第二源漏开口；在所述第一源漏开口内形成所述第一源漏掺杂层；在所述第二源漏开口内形成所述第二源漏掺杂层。
[0018]可选的，所述介质层的形成方法包括：在所述衬底上形成初始介质层，所述初始介质层覆盖所述第一源漏掺杂层、第二源漏掺杂层、第一伪栅结构以及第二伪栅结构；对所述初始介质层进行平坦化处理，直至暴露出所述第一伪栅结构和所述第二伪栅结构的顶部表面为止，形成所述介质层。
[0019]可选的，所述第一栅极结构和所述第二栅极结构的形成方法包括：去除所述第一伪栅结构，在所述介质层内形成第一栅极开口；在所述第一栅极开口内形成所述第一栅极结构；去除所述第二伪栅结构，在所述介质层内形成第二栅极开口；在所述第二栅极开口内形成所述第二栅极结构。
[0020]可选的，所述隔离结构的形成方法包括：在所述第一开口和所述第二开口内、以及所述第一栅极结构和所述介质层上形成初始隔离结构；对所述初始隔离结构进行平坦化处理，直至暴露出所述第一栅极结构和所述介质层的顶部表面为止，在所述第一开口和所述第二开口内形成所述隔离结构。
[0021]可选的，所述隔离结构的材料包括氮化硅。
[0022]可选的，所述第一图形化层包括：第一掩膜层以及位于所述第一掩膜层上的第二
掩膜层。
[0023]可选的，所述第一掩膜层的材料包括氮化硅。
[0024]可选的，所述第二掩膜层的材料包括氧化硅。
[0025]可选的，在形成所述第一开口和所述第二开口之后，还包括：去除所述第一图形化层。
[0026]可选的，所述第二鳍部的形成方法包括：在所述衬底上形成若干沿所述第二方向平行排布的初始第二鳍部；在所述衬底上形成暴露出部分所述初始第二鳍部的第二图形化层；以所述第二图形化层为掩膜刻蚀所述初始第二鳍部，直至暴露出所述衬底的顶部表面为止，形成所述第二鳍部。
[0027]可选的，在形成所述第一鳍部和所述第二鳍部之后，还包括：在所述衬底上形成隔离层，所述隔离层覆盖所述第一鳍部和所述第二鳍部的部分侧壁，且所述隔离层的顶部表面低于所述第一鳍部和所述第二鳍部的顶部表面。
[0028]与现有技术相比，本专利技术的技术方案具有以下优点：
[0029]本专利技术的技术方案的形成方法中本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构形成的方法，其特征在于，包括：提供衬底，所述衬底包括沿第一方向排布的隔离区和器件区，所述隔离区位于相邻所述器件区之间，所述隔离区包括沿第二方向排布的第一区和第二区，所述第二方向与所述第一方向垂直；在所述器件区上形成若干第一鳍部和若干第二鳍部，所述第一鳍部和所述第二鳍部沿所述第二方向平行排布，所述第一鳍部还横跨于所述隔离区上，所述第二鳍部内具有位于所述隔离区上的隔离开口，所述隔离开口沿所述第二方向贯穿所述第二鳍部；在所述隔离区上形成若干第一栅极结构，所述第一栅极结构横跨所述第一鳍部和所述第二鳍部；在所述衬底上形成介质层，所述介质层覆盖所述第一栅极结构的侧壁；在所述第一栅极结构和所述介质层上形成暴露出位于所述第一区上的第一栅极结构的第一图形化层；以所述第一图形化层为掩膜，采用第一刻蚀工艺去除所述第一区上和所述第二区上的所述第一栅极结构，在所述介质层内形成第一开口；以所述第一图形化层为掩膜，采用第二刻蚀工艺刻蚀所述第一鳍部，在所述第一鳍部内形成第二开口；在所述第一开口和所述第二开口内形成隔离结构。2.如权利要求1所述半导体结构的形成方法，其特征在于，所述第一刻蚀工艺采用各向同性刻蚀工艺，所述各向同性刻蚀工艺包括湿法刻蚀工艺。3.如权利要求2所述半导体结构的形成方法，其特征在于，所述湿法刻蚀工艺的参数包括：刻蚀溶液为硫酸和双氧水的混合溶液，刻蚀溶液的温度为80℃～180℃。4.如权利要求1所述半导体结构的形成方法，其特征在于，所述第二刻蚀工艺采用各向异性刻蚀工艺，所述各向异性刻蚀工艺包括干法刻蚀工艺。5.如权利要求4所述半导体结构的形成方法，其特征在于，所述干法刻蚀工艺的参数包括：刻蚀气体包括溴化氢、氯气和氧气。6.如权利要求1所述半导体结构的形成方法，其特征在于，在形成所述第一栅极结构的过程中，还包括：在所述器件区上形成若干第二栅极结构，所述第二栅极结构横跨所述第一鳍部和所述第二鳍部。7.如权利要求6所述半导体结构的形成方法，其特征在于，在形成所述第一栅极结构和所述第二栅极结构之前，还包括：在所述第一鳍部内形成若干第一源漏掺杂层，所述第一源漏掺杂层位于相邻的所述第二栅极结构之间或相邻的所述第一栅极结构和所述第二栅极结构之间，且所述第一源漏掺杂层内具有第一源漏离子；在所述第二鳍部内形成若干第二源漏掺杂层，所述第一源漏掺杂层位于相邻的所述第二栅极结构之间或相邻的所述第一栅极结构和所述第二栅极结构之间，且所述第二源漏掺杂层内具有第二源漏离子。8.如权利要求7所述半导体结构的形成方法，其特征在于，所述第一源漏离子与所述第二源漏离子电学类型不同；所述第一源漏离子包括N型离子或P型离子；所述第二源漏离子包括P型离子或N型离子。9.如权利要求7所述半导体结构的形成方法，其特征在于，在形成所述第一源漏掺杂层和所述第二源漏掺杂层之前，还包括：在所述隔离区上形成若干第一伪栅结构，所述第一伪
栅结构横跨所述第一鳍部和所...

【专利技术属性】
技术研发人员：陈建，纪世良，涂武涛，王彦，张海洋，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：