缺陷提取方法和缺陷提取系统技术方案

本发明专利技术提供了一种缺陷提取方法和缺陷提取系统，缺陷提取方法包括：提供待测样品，待测样品中存在因应力而产生的栅氧化层缺陷；对待测样品的栅极施加不同的放电电压，获取各放电电压下的阈值电压漂移，阈值电压漂移与放电电压一一对应，根据阈值电压漂移与放电电压的一一对应关系得到阈值电压漂移随放电电压的变化曲线；将待测样品的放电电压转换为栅氧/硅界面处的费米能级相对价带的位置；将待测样品的阈值电压漂移转换为栅氧等效缺陷密度；将待测样品的阈值电压漂移随放电电压的变化曲线转换为待测样品的栅氧等效缺陷密度随待测样品的栅氧/硅界面处的费米能级相对价带的位置的变化曲线，即得到待测样品的缺陷能级分布信息。息。息。

【技术实现步骤摘要】
缺陷提取方法和缺陷提取系统


[0001]本专利技术涉及半导体
，特别是涉及一种缺陷提取方法和缺陷提取系统。

技术介绍

[0002]MOSFET(金属氧化物半导体场效应晶体管)器件在工作过程中会面临应力带来的各种可靠性问题。在经历长期的电、热等应力作用后，器件会出现各种退化效应，如NBTI(负偏压温度不稳定性)、PBTI(正偏压温度不稳定性)、HCI(热载流子注入)和TID(总电离剂量)。特别地，随着半导体工艺节点的等比例缩小，MOSFET器件面临的可靠性问题甚至会越来越严重。例如，在先进工艺节点下，器件的栅氧厚度越来越薄,虽然器件的工作电压也会等比例缩小，但是器件工作电压的减小速度小于栅氧厚度的缩小速度，这使得器件栅氧中的等效电场在不断增加。此外，对于工作在辐射等特殊环境下的器件，长期的电离辐射也会导致器件性能的退化。这些缺陷随着应力时间的增加不断地积累，最终导致器件阈值电压、饱和电流、载流子迁移率、跨导等关键参数的永久退化。因此，对应力引入的氧化层缺陷进行测量，精确获取缺陷的能级分布信息将是理解MOSFET器件应力退化现象的关键，可以为器件的可靠性优化设计提供依据。然而现有技术中得到缺陷的能级分布信息的方法需要依赖高精度的变温，对测试系统的要求较高，使用不够便利。

技术实现思路

[0003]为解决上述技术问题，本专利技术设计了一种缺陷提取方法和缺陷提取系统，所述缺陷提取方法包括：
[0004]提供待测样品，所述待测样品中存在因应力而产生的栅氧化层缺陷；
[0005]对所述待测样品的栅极施加不同的放电电压，获取各所述放电电压下的阈值电压漂移，所述阈值电压漂移与所述放电电压一一对应，根据所述阈值电压漂移与所述放电电压的一一对应关系得到所述阈值电压漂移随所述放电电压的变化曲线；
[0006]将所述待测样品的放电电压转换为栅氧/硅界面处的费米能级相对价带的位置；
[0007]将所述待测样品的阈值电压漂移转换为栅氧等效缺陷密度；
[0008]将所述待测样品的阈值电压漂移随所述放电电压的变化曲线转换为所述待测样品的栅氧等效缺陷密度随所述待测样品的栅氧/硅界面处的费米能级相对价带的位置的变化曲线，即得到所述待测样品的缺陷能级分布信息。
[0009]在其中一个实施例中，所述对所述待测样品的栅极施加不同的放电电压，获得各所述放电电压下的阈值电压漂移，所述阈值电压漂移与所述放电电压一一对应，根据所述阈值电压漂移与所述放电电压的一一对应关系得到所述阈值电压漂移随所述放电电压的变化曲线包括：
[0010]在所述待测样品的栅极上分别施加不同的放电电压并维持预设时间；所述预设时间内所述待测样品的缺陷充分放电；
[0011]在各个所述放电电压维持的预设时间内均采集所述待测样品的栅极的多个阈值
电压，得到各所述放电电压下的阈值电压漂移；
[0012]以各所述放电电压为横坐标，以所述阈值电压漂移为纵坐标建立坐标系，得到所述阈值电压漂移随所述放电电压的变化曲线。
[0013]在其中一个实施例中，所述在各个所述放电电压维持的预设时间内均采集所述待测样品的栅极的多个阈值电压，得到各所述放电电压下的阈值电压漂移包括：
[0014]在所述预设时间内选取不同时间点；
[0015]采用动态初始化的测量方法对各所述放电电压下的各所述不同时间点的阈值电压进行测量；
[0016]记录各所述放电电压放电结束时的所述阈值电压漂移。
[0017]在其中一个实施例中，所述待测样品包括P型MOS器件，所述待测样品的栅极上初始施加的所述放电电压为负电压，不同所述预设时间内的所述放电电压逐渐减小，所述待测样品的栅极上施加的最大的所述放电电压小于所述待测样品的栅极的击穿电压，且所述待测样品的栅氧/硅界面处的费米能级进入导带。
[0018]在其中一个实施例中，所述待测样品包括N型MOS器件，所述待测样品的栅极上初始施加的所述放电电压为正电压，不同所述预设时间内的所述放电电压逐渐增大，所述待测样品的栅极上初始施加的所述放电电压小于所述待测样品的栅极的击穿电压，且所述待测样品的栅氧/硅界面处的费米能级进入导带。
[0019]在其中一个实施例中，所述将所述待测样品的放电电压转换为所述栅氧/硅界面处的费米能级相对价带的位置包括：
[0020]基于表面势方程求解得到所述待测样品在受应力前对应的各所述放电电压时所述待测样品的栅氧/硅界面处的费米能级相对价带的位置；
[0021]基于所述待测样品受应力后的阈值电压对受应力前的对应各所述放电电压时的栅氧/硅界面处的费米能级相对价带的位置进行校准，以得到所述待测样品的各所述放电电压对应的栅氧/硅界面处的费米能级相对价带的位置。
[0022]在其中一个实施例中，所述将所述待测样品的阈值电压漂移转换为所述栅氧等效缺陷密度包括：基于如下公式将所述待测样品的阈值电压漂移转换为对应的栅氧等效缺陷密度：
[0023][0024]其中，ΔN
ox
为栅氧等效缺陷密度，ΔV
th
为阈值电压漂移；ε
ox
为栅氧介电常数；q为基本电荷量；t
ox
为栅氧厚度。
[0025]在其中一个实施例中，所述将所述待测样品的阈值电压漂移随所述放电电压的变化曲线转换为所述待测样品的栅氧等效缺陷密度随所述待测样品的栅氧/硅界面处的费米能级相对价带的位置的变化曲线包括：
[0026]在所述阈值电压漂移随所述放电电压的变化曲线中，将所述阈值电压漂移替换为所述栅氧等效缺陷密度，将所述放电电压替换为栅氧/硅界面处的费米能级相对价带的位置。
[0027]本专利技术还设计了一种缺陷提取系统，所述缺陷提取系统采用上述任一方案中所述的缺陷提取方法，所述缺陷提取系统包括：
[0028]获取模块，用于对所述待测样品的栅极施加不同的放电电压，获取各所述放电电压下的阈值电压漂移，所述阈值电压漂移与所述放电电压一一对应，根据所述阈值电压漂移与所述放电电压的一一对应关系，建立所述阈值电压漂移随所述放电电压的变化曲线；
[0029]第一转换模块，用于将所述待测样品的放电电压转换为栅氧/硅界面处的费米能级相对价带的位置；
[0030]第二转换模块，用于将所述待测样品的阈值电压漂移转换为栅氧等效缺陷密度；
[0031]处理模块，用于将所述待测样品的阈值电压漂移随所述放电电压的变化曲线转换为所述待测样品的栅氧等效缺陷密度随所述待测样品的栅氧/硅界面处的费米能级相对价带的位置的变化曲线，以得到所述待测样品的缺陷能级分布信息。
[0032]在其中一个实施例中，所述缺陷提取系统还包括：更新模块，所述更新模块与所述处理模块相连接，用于基于所述处理模块得到的所述待测样品的缺陷能级分布信息进行实时自动更新。
[0033]本专利技术的缺陷提取方法和缺陷提取系统具有如下有益效果：本专利技术设计了一种缺陷提取方法和缺陷提取系统，通过对待测样品的栅极施加不同的放电电压，获本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种缺陷提取方法，其特征在于，所述方法包括：提供待测样品，所述待测样品中存在因应力而产生的栅氧化层缺陷；对所述待测样品的栅极施加不同的放电电压，获取各所述放电电压下的阈值电压漂移，所述阈值电压漂移与所述放电电压一一对应，根据所述阈值电压漂移与所述放电电压的一一对应关系得到所述阈值电压漂移随所述放电电压的变化曲线；将所述待测样品的放电电压转换为栅氧/硅界面处的费米能级相对价带的位置；将所述待测样品的阈值电压漂移转换为栅氧等效缺陷密度；将所述待测样品的阈值电压漂移随所述放电电压的变化曲线转换为所述待测样品的栅氧等效缺陷密度随所述待测样品的栅氧/硅界面处的费米能级相对价带的位置的变化曲线，即得到所述待测样品的缺陷能级分布信息。2.根据权利要求1所述的缺陷提取方法，其特征在于，所述对所述待测样品的栅极施加不同的放电电压，获得各所述放电电压下的阈值电压漂移，所述阈值电压漂移与所述放电电压一一对应，根据所述阈值电压漂移与所述放电电压的一一对应关系得到所述阈值电压漂移随所述放电电压的变化曲线包括：在所述待测样品的栅极上分别施加不同的放电电压并维持预设时间；所述预设时间内所述待测样品的缺陷充分放电；在各个所述放电电压维持的预设时间内均采集所述待测样品的栅极的多个阈值电压，得到各所述放电电压下的阈值电压漂移；以各所述放电电压为横坐标，以所述阈值电压漂移为纵坐标建立坐标系，得到所述阈值电压漂移随所述放电电压的变化曲线。3.根据权利要求2所述的缺陷提取方法，其特征在于，所述在各个所述放电电压维持的预设时间内均采集所述待测样品的栅极的多个阈值电压，得到各所述放电电压下的阈值电压漂移包括：在所述预设时间内选取不同时间点；采用动态初始化的测量方法对各所述放电电压下的各所述不同时间点的阈值电压进行测量；记录各所述放电电压放电结束时的所述阈值电压漂移。4.根据权利要求3所述的缺陷提取方法，其特征在于，所述待测样品包括P型MOS器件，所述待测样品的栅极上初始施加的所述放电电压为负电压，不同所述预设时间内的所述放电电压逐渐减小，所述待测样品的栅极上施加的最大的所述放电电压小于所述待测样品的栅极的击穿电压，且所述待测样品的栅氧/硅界面处的费米能级进入导带。5.根据权利要求3所述的缺陷提取方法，其特征在于，所述待测样品包括N型MOS器件，所述待测样品的栅极上初始施加的所述放电电压为正电压，不同所述预设时间内的所述放电电压逐渐增大，所述待测样品的栅极上初始施加的所述放电电压小于所述待测样品的栅极的击穿电压，且所述待测样品的栅氧/硅界面处的费米能级进入导带。6....

【专利技术属性】
技术研发人员：彭超，高汭，
申请(专利权)人：中国电子产品可靠性与环境试验研究所工业和信息化部电子第五研究所中国赛宝实验室，
类型：发明
国别省市：