本发明专利技术涉及一种具有滞回功能的半导体电路，包括高压集成电路和开关管；高压集成电路包括驱动电路、过流保护电路和故障逻辑控制电路，过流保护电路包括有第一比较器、第一电阻、第二电阻、第三电阻、第四电阻、基准电源和辅助电源；第一比较器的第一输入端口为过流检测信号输入端，第一比较器的第一输入端口通过第四电阻接地，第一输入端口还通过第三电阻连接至辅助电源，第一比较器的第二输入端口连接至基准电源；第一比较器的输出端口通过第二电阻连接到第一比较器的第一输入端口，第一比较器的输出端口通过第一电阻连接至辅助电源，且还连接至故障逻辑控制电路。该电路可以提高过流保护的抗干扰能力，提高电路运行的稳定性和可靠性。性。性。
【技术实现步骤摘要】
一种具有滞回功能的半导体电路
[0001]本专利技术涉及一种具有滞回功能的半导体电路，属于半导体电路应用
技术介绍
[0002]半导体电路是一种将电力电子和集成电路技术结合的功率驱动类产品，其也被称智能功率模块(IPM，Intelligent Power Module)。智能功率模块把功率开关器件和HVIC(High Voltage Integrated Circuit，高压集成电路)集成在一起，并内置有过电压、过电流和过热等故障检测电路。智能功率模块一方面可以通过接收MCU的控制信号并驱动后续电路工作，另一方面又可以将系统的状态检测信号反馈回MCU。与传统分离布置的方案相比，智能功率模块以其高集成度、高可靠性等优势赢得越来越大的市场，尤其适合于驱动电机的变频器及各种逆变电源，是用于变频调速、冶金机械、电力牵引、伺服驱动及变频家电的理想电力电子器件。
[0003]相关技术中，高压集成电路内部都集成有过流保护电路，例如ITRIP/PFCITRIP电路，在出现各类过流情况时，过流保护电路可以输出相关的保护信号到故障逻辑控制电路，以使得外接处理器接收到故障信号及时动作停止电路的运行，提高电路的安全性和可靠性。但是，在复杂的工作环境下，例如低温、高温、低频、高频等模式下，ITRIP/PFCITRIP电路保护功能很容易被误触发，特别是在信号传输过程中，容易受到信号的干扰，导致半导体电路模块停止工作，影响产品的正常运行，给应用带来不少麻烦。
[0004]综上所述，相关技术中存在的技术问题亟需得到解决。<br/>
技术实现思路
[0005]本专利技术需要解决的技术问题是解决现有的半导体电路中的过流保护电路容易受到信号的干扰，导致半导体电路模块停止工作，影响产品的正常运行所带来的一系列问题。
[0006]具体地，本专利技术公开一种具有滞回功能的半导体电路，包括：
[0007]高压集成电路和开关管；所述高压集成电路包括驱动电路、过流保护电路和故障逻辑控制电路，所述驱动电路连接于所述开关管；
[0008]所述过流保护电路包括有第一比较器、第一电阻、第二电阻、第三电阻、第四电阻、基准电源和辅助电源；所述第一比较器的第一输入端口为所述过流保护电路的过流检测信号输入端，所述第一比较器的第一输入端口通过所述第四电阻接地，所述第一比较器的第一输入端口还通过所述第三电阻连接至所述辅助电源，所述第一比较器的第二输入端口连接至所述基准电源；所述第一比较器的输出端口通过所述第二电阻连接到所述第一比较器的第一输入端口，所述第一比较器的输出端口通过所述第一电阻连接至所述辅助电源，所述第一比较器的输出端口还连接至所述故障逻辑控制电路。
[0009]可选地，所述驱动电路包括高压侧驱动电路和低压侧驱动电路，所述高压侧驱动电路和低压侧驱动电路连接。
[0010]可选地，所述高压侧驱动电路包括三路相同的高压驱动单元，每路所述高压驱动
单元包括上桥臂信号输入端、两路高压侧供电端和高压侧控制输出端；其中，所述上桥臂信号输入端用于接收外围主控板输出的上桥臂PWM控制信号，所述两路高压侧供电端分别用于输入一相上下桥臂开关管对应的两路控制信号，所述高压侧控制输出端用于输出一路驱动一相上桥臂开关管的驱动信号。
[0011]可选地，所述高压驱动单元包括第一斯密特触发器、第一滤波电路、第一电位位移电路、第一死区互锁单元、脉冲生成电路、DV/DT滤波器电路、锁存器、或非逻辑门、UV滤波电路、第一MOS管、第二MOS管、第一限流电阻器、第二限流电阻器和第一输出驱动电路；
[0012]其中，所述第一斯密特触发器的输入端为所述上桥臂信号输入端，所述第一斯密特触发器的输出端与第一滤波电路的输入端连接；所述第一滤波电路的输出端与所述第一电位位移电路的输入端连接；所述电位位移电路的输出端与所述第一死区互锁单元的输入端连接；所述第一死区互锁单元的输出端与所述脉冲生成电路的输入端连接；所述脉冲生成电路的输出端与所述第一MOS管、所述第二MOS管的栅极连接，所述第一MOS管、所述第二MOS管的漏极与所述DV/DT滤波器电路的输入端连接，所述第一MOS管的漏极通过所述第一限流电阻器连接至所述高压侧供电端的正极端，所述第二MOS管的漏极通过所述第二限流电阻器连接至所述高压侧供电端的正极端；所述DV/DT滤波器电路的输出端与所述锁存器的第一输入端连接，所述UV滤波电路的输出端与所述锁存器的第二输入端连接；所述DV/DT滤波器电路的输出端与所述或非逻辑门的第一输入端连接，所述锁存器的输出端与所述或非逻辑门的第二输入端连接；所述或非逻辑门的输出端连接至所述第一输出驱动电路的输入端。
[0013]可选地，所述第一输出驱动电路包括：
[0014]第三MOS管和第四MOS管；
[0015]所述第三MOS管的栅极和所述第四MOS管的栅极共接于所述第一输出驱动电路的输入端，所述第三MOS管的漏极连接所述高压侧供电端的正极端，所述第三MOS管的源极和所述第四MOS管的漏极共接于所述第一输出驱动电路的输出端，所述第四MOS管的源极连接于所述高压侧供电端的负极端。
[0016]可选地，所述低压侧驱动电路包括三路相同的低压驱动单元，每路所述低压驱动单元包括下桥臂信号输入端、低压侧供电端、低电压参考端和低压侧控制输出端；其中，所述下桥臂信号输入端用于接收外围主控板输出的下桥臂PWM控制信号，所述低压侧控制输出端用于输出一路驱动一相下桥臂开关管的驱动信号。
[0017]可选地，所述低压驱动单元包括第二斯密特触发器、第二滤波电路、第二电位位移电路、第二死区互锁单元、延时电路、第二比较器和第二输出驱动电路；
[0018]其中，所述第二斯密特触发器的输入端为所述下桥臂信号输入端，所述第二斯密特触发器的输出端与第二滤波电路的输入端连接；所述第二滤波电路的输出端与所述第二电位位移电路的输入端连接；所述第二电位位移电路的输出端与所述第二死区互锁单元的输入端连接；所述第二死区互锁单元的输出端与所述延时电路的输入端连接；所述脉冲生成电路和所述延时电路的输出端连接所述第二比较器的输入端，所述第二比较器的输出端连接所述第二输出驱动电路的输入端。
[0019]可选地，所述第二输出驱动电路包括：
[0020]第五MOS管和第六MOS管；
[0021]所述第五MOS管的栅极和所述第六MOS管的栅极共接于所述第二输出驱动电路的输入端，所述第五MOS管的漏极连接所述低压侧供电端，所述第五MOS管的源极和所述第六MOS管的漏极共接于所述第二输出驱动电路的输出端，所述第六MOS管的源极接地。
[0022]可选地，所述过流保护电路还包括延时电路、信号存储器、逻辑或门电路和NMOS管；
[0023]所述第一比较器的输出端连接所述延时电路的输入端，所述延时电路的输出端连接所述信号存储器的输入端，所述信号存储器的输出端连接至所述逻辑或门电路的一个输入端，所述逻辑或门电路的输出端连接至所述NMOS管的栅极，所述NMOS管的源极接地，所述NM本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种具有滞回功能的半导体电路，其特征在于，所述半导体电路包括：高压集成电路和开关管；所述高压集成电路包括驱动电路、过流保护电路和故障逻辑控制电路，所述驱动电路连接于所述开关管；所述过流保护电路包括有第一比较器、第一电阻、第二电阻、第三电阻、第四电阻、基准电源和辅助电源；所述第一比较器的第一输入端口为所述过流保护电路的过流检测信号输入端，所述第一比较器的第一输入端口通过所述第四电阻接地，所述第一比较器的第一输入端口还通过所述第三电阻连接至所述辅助电源，所述第一比较器的第二输入端口连接至所述基准电源；所述第一比较器的输出端口通过所述第二电阻连接到所述第一比较器的第一输入端口，所述第一比较器的输出端口通过所述第一电阻连接至所述辅助电源，所述第一比较器的输出端口还连接至所述故障逻辑控制电路。2.根据权利要求1所述的一种具有滞回功能的半导体电路，其特征在于，所述驱动电路包括高压侧驱动电路和低压侧驱动电路，所述高压侧驱动电路和低压侧驱动电路连接。3.根据权利要求2所述的一种具有滞回功能的半导体电路，其特征在于，所述高压侧驱动电路包括三路相同的高压驱动单元，每路所述高压驱动单元包括上桥臂信号输入端、两路高压侧供电端和高压侧控制输出端；其中，所述上桥臂信号输入端用于接收外围主控板输出的上桥臂PWM控制信号，所述两路高压侧供电端分别用于输入一相上下桥臂开关管对应的两路控制信号，所述高压侧控制输出端用于输出一路驱动一相上桥臂开关管的驱动信号。4.根据权利要求3所述的一种具有滞回功能的半导体电路，其特征在于，所述高压驱动单元包括第一斯密特触发器、第一滤波电路、第一电位位移电路、第一死区互锁单元、脉冲生成电路、DV/DT滤波器电路、锁存器、或非逻辑门、UV滤波电路、第一MOS管、第二MOS管、第一限流电阻器、第二限流电阻器和第一输出驱动电路；其中，所述第一斯密特触发器的输入端为所述上桥臂信号输入端，所述第一斯密特触发器的输出端与第一滤波电路的输入端连接；所述第一滤波电路的输出端与所述第一电位位移电路的输入端连接；所述第一电位位移电路的输出端与所述第一死区互锁单元的输入端连接；所述第一死区互锁单元的输出端与所述脉冲生成电路的输入端连接；所述脉冲生成电路的输出端与所述第一MOS管、所述第二MOS管的栅极连接，所述第一MOS管、所述第二MOS管的漏极与所述DV/DT滤波器电路的输入端连接，所述第一MOS管的漏极通过所述第一限流电阻器连接至所述高压侧供电端的正极端，所述第二MOS管的漏极通过所述第二限流电阻器连接至所述高压侧供电端的正极端；所述DV/DT滤波器电路的输出端与所述锁存器的第一输入端连接，所述UV滤波电路的输出端与所述锁存器的第二输入端连接；所述DV/DT滤波器电路的输出端与所述或非逻辑门的第一输入端连接，所述锁存器的输出端与所述或非...
【专利技术属性】
技术研发人员：冯宇翔，
申请(专利权)人：广东汇芯半导体有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。