引线框架、半导体装置以及引线框架的制造方法制造方法及图纸

本发明专利技术提供引线框架、半导体装置以及引线框架的制造方法，它们能够防止接合材料的流出，同时避免形成工序复杂化。其中，引线框架包括：芯片垫，其具有搭载半导体元件的搭载面；凹部，其设于所述搭载面；以及引脚，其配置于所述芯片垫的周围，所述凹部包括：底面，其在从所述凹部的开口面起的深度小于所述芯片垫厚度的位置；多个突起部，其从所述底面突起；以及凹陷部，其从所述底面凹陷。其从所述底面凹陷。其从所述底面凹陷。

【技术实现步骤摘要】
引线框架、半导体装置以及引线框架的制造方法


[0001]本专利技术涉及引线框架、半导体装置以及引线框架的制造方法。

技术介绍

[0002]近年来，已知有一种半导体装置，其中，将例如IC(Integrated Circuit，集成电路)芯片等半导体元件，搭载于由金属制作的引线框架。即，例如，将半导体元件搭载在设于引线框架中央的面状芯片垫上，并将该半导体元件，例如通过引线键合(wire bonding)与设于芯片垫周围的多条引脚连接。然后，有时对搭载于引线框架的半导体元件，例如使用环氧树脂等合成树脂进行封装，由此形成半导体装置。
[0003]在这种半导体装置中，一般来说，例如使用焊料或贴片膏等来将半导体元件接合到芯片垫。焊料或贴片膏等接合材料有可能流出至芯片垫上的半导体元件接合区域的周围，对此，以往有在接合区域的周围形成沟槽以防止接合材料流出等方案。
[0004]专利文献1：日本特开2014
‑
203861号公报
[0005]专利文献2：日本特开2013
‑
058542号公报

技术实现思路

[0006]然而，如果要防止接合材料的流出，则存在引线框架的形成工序复杂化的问题。即，例如，如上所述在接合区域的周围形成沟槽时，在形成引线框架的芯片垫后，进行芯片垫上形成沟槽的加工，使得形成引线框架的工序数增加。另一方面，如果不设置用于防止接合材料流出的结构，则接合材料有可能流出至芯片垫的周围，阻碍半导体元件的引线键合，导致半导体装置的可靠性降低。
[0007]本专利技术公开的技术是鉴于上述问题而完成的，其目的在于提供一种能够防止接合材料的流出，同时避免形成工序复杂化的引线框架、半导体装置以及引线框架的制造方法。
[0008]本申请公开的引线框架，在一个形态中，包括：芯片垫，其具有用于搭载半导体元件的搭载面；凹部，其设于所述搭载面；以及引脚，其配置于所述芯片垫的周围，所述凹部包括：底面，其位于从所述凹部的开口面起深度小于所述芯片垫的厚度的位置；多个突起部，其从所述底面突起；以及凹陷部，其从所述底面凹陷。
[0009]根据本申请所公开的引线框架、半导体装置以及引线框架的制造方法的一个形态，能够获得防止接合材料的流出、同时避免形成工序复杂化的效果。
附图说明
[0010]图1是表示一实施方式涉及的引线框架集合体的具体示例的图。
[0011]图2(a)和图2(b)是表示一实施方式涉及的引线框架的结构的图。
[0012]图3是表示引线框架的制造方法的流程图。
[0013]图4是表示DFR层压工序的具体示例的图。
[0014]图5是表示曝光工序的具体示例的图。
[0015]图6是表示显影工序的具体示例的图。
[0016]图7是表示蚀刻工序的具体示例的图。
[0017]图8是表示DFR剥离工序的具体示例的图。
[0018]图9是表示芯片垫的结构的具体示例的俯视图。
[0019]图10是表示芯片垫的结构的其他具体示例的俯视图。
[0020]图11(a)和图11(b)是表示芯片垫的结构的其他具体示例的图。
[0021]图12(a)和图12(b)是表示芯片垫的结构的其他具体示例的图。
[0022]图13是表示防镀剂涂敷工序的具体示例的图。
[0023]图14是表示曝光工序的具体示例的图。
[0024]图15是表示显影工序的具体示例的图。
[0025]图16是表示电镀工序的具体示例的图。
[0026]图17是表示防镀剂剥离工序的具体示例的图。
[0027]图18是用于说明半导体元件的搭载的图。
[0028]图19是用于说明引线键合的图。
[0029]图20是用于说明模塑的图。
[0030]图21是表示半导体装置的结构的图。
[0031]符号说明
[0032]110：引脚、111：镀层、120：芯片垫、121：凹部、121a：底面、122：突起部、123：凹陷部、124：凸缘部、130：连结部、200：金属板、210：DFR、220：防镀剂、230：接合材料、240：半导体元件、250：引线、260：封装用树脂。
具体实施方式
[0033]下面，参照附图对本申请所公开的引线框架、半导体装置以及引线框架的制造方法的一实施方式进行详细说明。另外，本专利技术不限于该实施方式。
[0034]图1是表示一实施方式涉及的引线框架100的集合体的具体示例的图。如图1所示，引线框架100被制造成集合体，由框体F包围的区域内连结有多个引线框架100。在图1所示的示例中，例如，以铜或铜合金金属板为材料，并进行蚀刻和电镀等，从而制造出连结成四行两列的八个引线框架100。
[0035]通过这样制造多个引线框架100的集合体，能够高效率地制造引线框架100，实现成本降低。将作为集合体制造的多个引线框架100分割成单片，由此获得用于搭载半导体元件等电子部件的引线框架100。分割成单片的各引线框架100的外形呈例如一边为70mm的正方形，厚度为0.1～0.25mm。
[0036]图2(a)和图2(b)是表示一个引线框架100的结构的图。即，图2(a)为引线框架100的俯视图，图2(b)为图2(a)的X
‑
X线截面图。
[0037]引线框架100包括：多个引脚110、芯片垫120和连结部130。如图2(a)所示，多个引脚110分别从框体F朝芯片垫120的方向延伸，芯片垫120通过连结部130与框体F连结。此外，如图2(b)所示，引脚110的上表面与芯片垫120的上表面位于同一平面内，引脚110的下表面与芯片垫120的下表面位于同一平面内。也就是说，引脚110与芯片垫120的厚度相同。另外，在使用引线框架100形成半导体装置时，沿图2(a)的虚线切断引线框架100，将引脚110和连
结部130从框体F分离。
[0038]在将半导体元件等电子部件搭载于引线框架100时，引脚110形成用于将该电子部件与外部部件电气连接的端子。在引线框架100的用于搭载半导体元件的上表面侧，引脚110形成有镀层111。引线框架100上搭载半导体元件时，通过引线键合将半导体元件与镀层111连接。然后，在对搭载于引线框架100的半导体元件利用封装用树脂进行模塑来形成半导体装置后，引脚110的下表面和从框体F切断出的侧面从封装用树脂显露，以形成半导体装置的端子。
[0039]芯片垫120为形成在引线框架100中央的板状区域，例如通过四个连结部130与框体F连结。在芯片垫120上搭载半导体元件。具体而言，在芯片垫120的中央部形成凹部121，其深度小于芯片垫120的厚度，并在凹部121内搭载半导体元件。凹部121的底面121a位于从凹部121的开口面起深度小于芯片垫120的厚度的位置，该底面121a上设有从底面121a朝上方突起的多个突起部122，并且形成有从底面121a朝下方凹陷的凹陷本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种引线框架，其特征在于，包括：芯片垫，其具有用于搭载半导体元件的搭载面；凹部，其设于所述搭载面；以及引脚，其配置于所述芯片垫的周围，所述凹部包括：底面，其位于从所述凹部的开口面起的深度小于所述芯片垫厚度的位置；多个突起部，其从所述底面突起；以及凹陷部，其从所述底面凹陷。2.根据权利要求1所述的引线框架，其特征在于，所述多个突起部以第一密度形成在所述底面的一部分，并以第二密度形成在所述底面的另一部分，所述第二密度比所述第一密度低，所述凹陷部形成在所述底面的另一部分。3.根据权利要求2所述的引线框架，其特征在于，所述多个突起部形成为，越靠近所述底面的中心则其密度越高，所述凹陷部形成在所述底面的周缘部。4.根据权利要求2所述的引线框架，其特征在于，所述多个突起部配置成同心圆状且配置密度在所述底面的中央部较低，所述凹陷部形成在所述底面的中央部。5.根据权利要求2所述的引线框架，其特征在于，所述多个突起部呈同心状，且连续突起为圆形，所述凹陷部形成在所述底面的中央部。6.根据权利要求2所述的引线框架，其特征在于，所述多个突起部呈同心状，且连续突起为方形，所述凹陷部形成在所述底面的中央部。7.根据权利要求1所述的引线框架，其特征在于，所述多个突起部的前端位于从所述凹部的开口面起的深度比所述底面浅的位置。8.根据权利要求1所述的引线框架，其特征在于，所述凹陷部凹陷至从所述凹部的开口面起的深度比所述底面深的位置。9.根据权利要求1所述的引线框架，其特征在于，所述芯片垫包括凸缘部，该凸缘部形成在所述凹部的外周上，且朝所述引脚的方向突出。10.根据权利要求1所述的引线框架，其特征在于，所述引脚包括镀层，该镀层形成在与所述搭载面相同侧的表面上。11.一种半导体装...

【专利技术属性】
技术研发人员：金子健太郎，古畑吉雄，小林浩之佑，
申请(专利权)人：新光电气工业株式会社，
类型：发明
国别省市：