一种单刀单掷射频开关电路制造技术

本发明专利技术涉及一种单刀单掷射频开关电路，其包括串联通路电路及并联通路电路；所述并联通路电路中第三NMOS管MN3的漏极通过第三电容C3分别与串联通路电路中的第一NMOS管MN1的漏极及第二NMOS管MN2的源极连接；所述串联通路电路包括第一NMOS管MN1、第二NMOS管MN2、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第一电容C1及第二电容C2；所述并联通路电路包括第三NMOS管MN3、第六电阻R6、第七电阻R7、第八电阻R8、第三电容C3及第四电容C4。本发明专利技术在串并联NMOS管的源漏端并入一个电阻，并在NMOS管导通与关断时分别将源漏端电平拉低和拉高，从而使得射频开关的隔离度与线性度得到显著提高。得到显著提高。得到显著提高。

【技术实现步骤摘要】
一种单刀单掷射频开关电路


[0001]本专利技术涉及一种射频开关电路，特别是涉及一种单刀单掷射频开关电路，属于集成电路设计


技术介绍

[0002]近年来随着信息技术的高速发展，无线通信产业也迎来了快速的增长，射频开关是射频无线收发机系统中的关键模块，可以实现对射频信号进行信号流向控制的作用，无论是蓝牙、WIFI设备，还是移动通信设备，几乎每个无线应用相关的产品都需要射频开关的使用，同样的对射频开关提出了更高线性度、更低插入损耗、更高隔离度的要求。
[0003]传统的单刀单掷射频开关如图1所示，控制信号Vc1为高电平Vc2为低电平时开关闭合传输射频信号，控制信号Vc1为低电平Vc2为高电平时开关断开阻塞射频信号通过，该电路中串联NMOS管MN1的宽长比越大插入损耗越小但隔离度越差，并联NMOS管MN2的宽长比越大插入损耗越大但隔离度越好，通过合理的调整串并联晶体管尺寸来折中插入损耗与隔离度性能，但是当输入射频信号功率过大时，由于电压摆幅过大，在开关闭合状态下并联NMOS管MN2会出现被打开的可能性从而导致信号泄露到地，进而导致开关线性度变差，在开关断开状态下串联NMOS管MN1会出现被打开的可能性导致信号泄露到输出端进而导致开关隔离度变差。

技术实现思路

[0004]本专利技术针对传统单刀单掷射频开关会在大功率输入中出现的隔离度与线性度变差的问题，从而提供一种单刀单掷射频开关电路，该电路能起到阻塞射频信号的作用，能提高射频开关的线性度；并可提高射频开关的隔离度。
[0005]按照本专利技术提供的技术方案：一种单刀单掷射频开关电路，其包括串联通路电路及并联通路电路；所述并联通路电路中第三NMOS管MN3的漏极通过第三电容C3分别与串联通路电路中的第一NMOS管MN1的漏极及第二NMOS管MN2的源极连接；所述串联通路电路包括第一NMOS管MN1、第二NMOS管MN2、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第一电容C1及第二电容C2；所述第一电阻R1一端分别与控制信号输入端Vc1及第二电阻R2一端连接，所述第一电阻R1另一端与所述第一NMOS管MN1的栅极连接，所述第一NMOS管MN1的栅极通过第一电阻R1连接控制信号输入端Vc1；第一电容C1一端分别与第三电阻R3一端及第一NMOS管MN1的源极连接，所述第一电容C1另一端与射频信号输入端Vin连接，第一NMOS管MN1的源极通过第一电容C1连接射频信号输入端Vin；所述第一NMOS管MN1的源极通过第三电阻R3连接控制信号输入端Vc2；所述第三电阻R3另一端分别与第四电阻R4一端及第五电阻R5一端连接；第一NMOS管MN1的漏极与第二NMOS管MN2的源极相连；所述第四电阻R4另一端分别与第一NMOS管MN1的漏极及第二NMOS管MN2的源极相连；所述第二电阻R2另一端与所述第二NMOS管MN2的栅极连接，所述第二NMOS管MN2的
栅极通过第二电阻R2连接控制信号输入端Vc1；第二NMOS管MN2的源极通过第四电阻R4连接控制信号输入端Vc2；所述第二电容C2一端分别与第二NMOS管MN2的漏极及所述第五电阻R5另一端连接，第二电容C2另一端与射频信号输出端Vout连接，第二NMOS管MN2的漏极通过第二电容C2连接射频信号输出端Vout；所述第二NMOS管MN2的漏极通过第五电阻R5连接控制信号输入端Vc2；所述并联通路电路包括第三NMOS管MN3、第六电阻R6、第七电阻R7、第八电阻R8、第三电容C3及第四电容C4；所述第三电容C3一端与第一NMOS管MN1的漏极连接，所述第三电容C3另一端与分别与第七电阻R7一端及第三NMOS管MN3的漏极连接，第七电阻R7另一端分别与第八电阻R8一端及控制信号输入端Vc1连接；第三NMOS管MN3的漏极通过第三电容C3连接第一NMOS管MN1的漏极；所述第六电阻R6一端与所述第三NMOS管MN3的栅极连接，第六电阻R6另一端分别与第四电阻R4及第五电阻R5连接，所述第三NMOS管MN3的栅极通过第六电阻R6连接控制信号输入端Vc2；第三NMOS管MN3的漏极通过第七电阻R7连接控制信号输入端Vc1；所述第八电阻R8另一端分别与第三NMOS管MN3的源极及第四电容C4连接，所述第三NMOS管MN3的源极通过第八电阻R8连接控制信号输入端Vc1；第三NMOS管MN3的源极通过第四电容C4接地。
[0006]作为本专利技术的进一步改进，所述控制信号输入端Vc1和控制信号输入端Vc2输入信号均为高低电平信号。
[0007]作为本专利技术的进一步改进，高电平电压为1.8~3.3V，所述低电平电压为0~0.5V。
[0008]本专利技术与现有技术相比其特点和优势主要表现在：本专利技术包括串联通路电路和并联通路电路，当射频开关闭合时串联通路导通并联通路截止，射频开关关断时串联通路截止并联通路导通；在串并联NMOS管的源漏端并入一个电阻，并在NMOS管导通与关断时分别将源漏端电平拉低和拉高，从而使得射频开关的隔离度与线性度得到显著提高。
附图说明
[0009]图1为传统单刀单掷射频开关电路的工作原理示意图。
[0010]图2为本专利技术的一种单刀单掷射频开关电路的工作原理示意图。
具体实施方式
[0011]下面结合附图对本专利技术作进一步的描述。
[0012]如图2所示，本专利技术所述单刀单掷射频开关电路，可以避免射频开关在大功率输入时出现的隔离度与线性度变差的问题。
[0013]一种单刀单掷射频开关电路包括串联通路电路1及并联通路电路2；所述并联通路电路2中第三NMOS管MN3的漏极通过第三电容C3分别与串联通路电路中的第一NMOS管MN1的漏极及第二NMOS管MN2的源极连接；所述串联通路电路1包括第一NMOS管MN1、第二NMOS管MN2、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第一电容C1及第二电容C2；所述第一电阻R1一端分别与控制信号输入端Vc1及第二电阻R2一端连接，所述第一电阻R1另一端与所述第一NMOS管MN1的栅极连接，所述第一NMOS管MN1的栅极通过第一电阻R1连接控制信号输入端Vc1；第一电容C1一端分别与第三电阻R3一端及第一NMOS管MN1的
源极连接，所述第一电容C1另一端与射频信号输入端Vin连接，第一NMOS管MN1的源极通过第一电容C1连接射频信号输入端Vin；所述第一NMOS管MN1的源极通过第三电阻R3连接控制信号输入端Vc2；所述第三电阻R3另一端分别与第四电阻R4一端及第五电阻R5一端连接；第一NMOS管MN1的漏极与第二NMOS管MN2的源极相连；所述第四电阻R4另一端分别与第一NMOS管MN1的漏极及第二NMOS管MN2的源极相连；所述第二电阻R2另一端与所述第二NMOS管MN2的栅极连接，所述第二NMOS管MN2的栅极通过第二电阻R2连接控制信号输入端Vc1；第二NMOS管MN2的源极通过第四电阻R4连接控制信号输入端Vc2；所述第二电容C2一端分别与第二NMOS管本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种单刀单掷射频开关电路，其特征是：其包括串联通路电路（1）及并联通路电路（2）；所述并联通路电路（2）中第三NMOS管MN3的漏极通过第三电容C3分别与串联通路电路中的第一NMOS管MN1的漏极及第二NMOS管MN2的源极连接；所述串联通路电路（1）包括第一NMOS管MN1、第二NMOS管MN2、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第一电容C1及第二电容C2；所述第一电阻R1一端分别与控制信号输入端Vc1及第二电阻R2一端连接，所述第一电阻R1另一端与所述第一NMOS管MN1的栅极连接，所述第一NMOS管MN1的栅极通过第一电阻R1连接控制信号输入端Vc1；第一电容C1一端分别与第三电阻R3一端及第一NMOS管MN1的源极连接，所述第一电容C1另一端与射频信号输入端Vin连接，第一NMOS管MN1的源极通过第一电容C1连接射频信号输入端Vin；所述第一NMOS管MN1的源极通过第三电阻R3连接控制信号输入端Vc2；所述第三电阻R3另一端分别与第四电阻R4一端及第五电阻R5一端连接；第一NMOS管MN1的漏极与第二NMOS管MN2的源极相连；所述第四电阻R4另一端分别与第一NMOS管MN1的漏极及第二NMOS管MN2的源极相连；所述第二电阻R2另一端与所述第二NMOS管MN2的栅极连接，所述第二NMOS管MN2的栅极通过第二电阻R2连接控制信号输入端Vc1；第二NMOS管MN2的源极通过第四电阻R4连接控制信号输入端Vc2；所述第二电容C2一端分别与第二NMOS管MN2...

【专利技术属性】
技术研发人员：王家文，潘文光，
申请(专利权)人：南京中科微电子有限公司，
类型：发明
国别省市：