用于高速信号切换的升压开关驱动器制造技术

本公开涉及用于高速信号切换的升压开关驱动器。一种示例升压开关驱动器电路包含两个分支。第一分支包含第一晶体管。第二分支包含第二晶体管和电平移位器电路。晶体管中的一者为N型晶体管并且另一者为P型晶体管。电路配置为在第一分支与第二分支之间分割输入时钟信号，使得分割到第一分支的输入时钟信号的一部分被提供到第一晶体管，并且分割到第二分支的输入时钟信号的一部分由电平移位器电路电平移位以产生经电平移位输入时钟信号，并且经电平移位输入时钟信号被提供到第二晶体管。电路进一步配置为组合第一晶体管的输出与第二晶体管的输出以产生输出时钟信号。体管的输出以产生输出时钟信号。体管的输出以产生输出时钟信号。

【技术实现步骤摘要】
用于高速信号切换的升压开关驱动器
[0001]相关申请的交叉引用
[0002]本申请涉及于2020年8月14日提交的题为“用于高速信号切换的升压开关驱动器(BOOSTED SWITCH DRIVERS FOR HIGH
‑
SPEED SIGNAL SWITCHING)”的美国专利申请第63/065,590号，其公开内容通过引用整体并入本文。


[0003]本公开总体涉及电子装置和系统，并且更具体地涉及开关驱动器。

技术介绍

[0004]在电子仪器和信号处理中，开关驱动器是一种控制开关的装置。举例来说，采样及保持模/数转换器(ADC)包含多个开关和配置为控制不同开关的多个开关驱动器。当驱动器的输出电压摆动可超过给定电路中的核心供电轨时，开关驱动器可被描述为“升压的”。举例来说，升压开关驱动器可用于射频(RF)采样ADC中以控制具有高栅极电压的开关，同时能够处理大的信号摆动。
[0005]升压开关驱动器的成本、质量以及稳健性可能会受各种因素的影响。物理限制(诸如空间/表面积)可对升压开关驱动器要求或规格造成进一步限制，因此在针对给定应用设计最佳升压开关驱动器时必须运用折中方案和独创性。设计用于高速信号切换(例如，用于RF ADC)的升压开关驱动器尤其具有挑战性。

技术实现思路

[0006]根据本公开的一个方面，提供了一种电子组件，其包括：一或多个开关；和开关驱动器电路，用以驱动所述一或多个开关，所述开关驱动器电路包括：输入，用以接收输入时钟信号；输出，用以提供输出时钟信号；第一晶体管和第二晶体管，各自包含第一端子和第二端子；第三晶体管，耦合到共源共栅布置中的所述第一晶体管；以及电平移位器电路，用以电平移位所述输入时钟信号以产生经电平移位输入时钟信号，其中：所述第一晶体管的所述第一端子用以接收指示所述输入时钟信号的信号，所述第二晶体管的所述第一端子用以接收指示所述经电平移位输入时钟信号的信号，所述第一晶体管的所述第二端子耦合到所述第三晶体管的第三端子，且所述第三晶体管的第二端子耦合到所述输出，并且所述第二晶体管的所述第二端子耦合到所述输出。
[0007]根据本公开的另一个方面，提供了一种电子组件，其包括：一或多个开关；和开关驱动器电路，用以驱动所述一或多个开关，所述开关驱动器电路包括：输入，用以接收输入时钟信号；输出，用以提供输出时钟信号；第一晶体管和第二晶体管，各自包含第一端子和第二端子；第一电平移位器电路，用以电平移位所述输入时钟信号以产生经电平移位输入时钟信号；以及第二电平移位器电路；其中：所述第一晶体管的所述第一端子用以接收指示所述输入时钟信号的信号，所述第二晶体管的所述第一端子用以接收指示所述经电平移位输入时钟信号的信号，所述第二晶体管的所述第二端子耦合到所述第二电平移位器电路，
所述第一晶体管的所述第二端子和所述第二晶体管的所述第二端子中的每一者耦合到所述输出，所述第一电平移位器电路用以控制所述经电平移位输入时钟信号的高电压值，并且所述第二电平移位器电路用以控制所述输出时钟信号的高电压电平。
[0008]根据本公开的又一个方面，提供了一种开关驱动器电路，其包括：输入，用以接收输入时钟信号；输出，用以提供输出时钟信号；第一晶体管和第二晶体管，各自包含第一端子和第二端子；第一电平移位器电路，用以电平移位所述输入时钟信号以产生经电平移位输入时钟信号；以及第二电平移位器电路；其中：所述第一晶体管的所述第一端子用以接收指示所述输入时钟信号的信号，所述第二晶体管的所述第一端子用以接收指示所述经电平移位输入时钟信号的信号，所述第二晶体管的所述第二端子耦合到所述第二电平移位器电路，并且所述第一晶体管的所述第二端子和所述第二晶体管的所述第二端子中的每一者耦合到所述输出。
附图说明
[0009]为了提供对本公开及其特征和优点的更完整理解，参考结合附图做出的以下说明，其中相似参考编号表示相似部件，在附图中：
[0010]图1提供根据本公开的一些实施例的其中可使用在P型晶体管的分支中具有电平移位的升压开关驱动器的示例电路的电路图；
[0011]图2提供根据本公开的一些实施例具有升压开关驱动器的示例电路的电路图，所述升压开关驱动器在P型晶体管的分支中具有电平移位；
[0012]图3提供根据本公开的一些实施例的示例电平移位器电路的电路图，所述示例电平移位器电路配置为在控制最大/高信号电平的情形下执行电平移位；
[0013]图4提供根据本公开的一些实施例具有升压开关驱动器的示例电路的电路图，所述升压开关驱动器在P型晶体管的分支中具有使用图3的电平移位器电路实施的电平移位；
[0014]图5提供根据本公开的一些实施例具有升压开关驱动器并具有额外晶体管的示例电路的电路图，所述升压开关驱动器在P型晶体管的分支中具有电平移位，所述额外晶体管作为共源共栅晶体管提供到N型晶体管；
[0015]图6提供根据本公开的一些实施例具有升压开关驱动器并具有额外电平移位器的示例电路的电路图，所述升压开关驱动器在P型晶体管的分支中具有电平移位，所述额外电平移位器配置为控制最小/低信号电平；
[0016]图7提供根据本公开的一些实施例的其中可使用在N型晶体管的分支中具有电平移位的升压开关驱动器的示例电路的电路图；
[0017]图8提供根据本公开的一些实施例具有升压开关驱动器的示例电路的电路图，所述升压开关驱动器在N型晶体管的分支中具有电平移位；
[0018]图9提供根据本公开的一些实施例的示例电平移位器电路的电路图，所述示例电平移位器电路配置为在控制最小/低信号电平的情形下执行电平移位；
[0019]图10提供根据本公开的一些实施例具有升压开关驱动器的示例电路的电路图，所述升压开关驱动器具有在N型晶体管的分支中使用图9的电平移位器电路实施的电平移位；
[0020]图11提供根据本公开的一些实施例具有升压开关驱动器并具有额外晶体管的示例电路的电路图，所述升压开关驱动器在N型晶体管的分支中具有电平移位，所述额外晶体
管作为共源共栅晶体管提供到P型晶体管；
[0021]图12提供根据本公开的一些实施例具有升压开关驱动器并具有额外电平移位器的示例电路的电路图，所述升压开关驱动器在N型晶体管的分支中具有电平移位，所述额外电平移位器配置为控制最小/低电平；
[0022]图13提供根据本公开的一些实施例的其中可实施一或多个升压开关驱动器的示例组件的示意性示出；
[0023]图14是根据本公开的一些实施例的可包含一或多个升压开关驱动器的示例系统的框图；
[0024]图15是根据本公开的一些实施例的可包含一或多个升压开关驱动器的示例RF装置的框图；及
[0025]图16提供示出根据本公开的一些实施例的示例数据处理系统的框图，所述示例数据处理系统可配置为控制一或多个升压开关驱动器的操作。
具体实施方式
[0026]概述
[0027]本公开的系统、方法以及装置各自具有数本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电子组件，其包括：一或多个开关；和开关驱动器电路，用以驱动所述一或多个开关，所述开关驱动器电路包括：输入，用以接收输入时钟信号；输出，用以提供输出时钟信号；第一晶体管和第二晶体管，各自包含第一端子和第二端子；第三晶体管，耦合到共源共栅布置中的所述第一晶体管；以及电平移位器电路，用以电平移位所述输入时钟信号以产生经电平移位输入时钟信号，其中：所述第一晶体管的所述第一端子用以接收指示所述输入时钟信号的信号，所述第二晶体管的所述第一端子用以接收指示所述经电平移位输入时钟信号的信号，所述第一晶体管的所述第二端子耦合到所述第三晶体管的第三端子，且所述第三晶体管的第二端子耦合到所述输出，并且所述第二晶体管的所述第二端子耦合到所述输出。2.根据权利要求1所述的电子组件，其中：所述输入时钟信号具有低电压值和高电压值，并且对所述输入时钟信号进行电平移位包含所述电平移位器电路改变所述输入时钟信号的所述低电压值和所述高电压值中的每一者以产生所述经电平移位输入时钟信号。3.根据权利要求1所述的电子组件，其中所述电平移位器电路包含耦合电容器和电压控制器电路，并且所述第二晶体管的所述第一端子用以通过第一电容器电极耦合到所述输入且第二电容器电极耦合到所述电压控制器电路和所述第二晶体管的所述第一端子中的每一者接收指示所述经电平移位输入时钟信号的所述信号。4.根据权利要求3所述的电子组件，其中所述电压控制器电路包含一对交叉耦合的晶体管，每个晶体管均包含第一端子、第二端子以及第三端子，所述一对交叉耦合的晶体管的第一晶体管的所述第一端子耦合到所述一对交叉耦合的晶体管的第二晶体管的所述第二端子，所述一对交叉耦合的晶体管的所述第二晶体管的所述第一端子耦合到所述一对交叉耦合的晶体管的所述第一晶体管的所述第二端子，所述一对交叉耦合的晶体管的所述第一晶体管和所述一对交叉耦合的晶体管的所述第二晶体管中的每一者的所述第三端子耦合到参考电压，并且所述参考电压的值对应于所述经电平移位输入时钟信号的高电压。5.根据权利要求3所述的电子组件，其中：所述电平移位器电路为第一电平移位器电路，所述开关驱动器电路进一步包含第二电平移位器电路，并且所述第二电平移位器电路用以控制所述输出时钟信号的低电压电平。6.根据权利要求3所述的电子组件，其中：所述电压控制器电路包含一对交叉耦合的晶体管，每个晶体管均包含第一端子、第二端子以及第三端子，
所述一对交叉耦合的晶体管的第一晶体管的所述第一端子耦合到所述一对交叉耦合的晶体管的第二晶体管的所述第二端子，所述一对交叉耦合的晶体管的所述第二晶体管的所述第一端子耦合到所述一对交叉耦合的晶体管的所述第一晶体管的所述第二端子，所述一对交叉耦合的晶体管的所述第一晶体管和所述一对交叉耦合的晶体管的所述第二晶体管中的每一者的所述第三端子耦合到参考电压，并且所述参考电压的值对应于所述经电平移位输入时钟信号的低电压。7.根据权利要求1所述的电子组件，其中所述第一晶体管和所述第二晶体管中的每一者是场效应晶体管，并且其中所述第一端子是栅极端子，所述第二端子是漏极端子，并且所述第三端子是源极端子。8.根据权利要求1所述的电子组件，其中所述电子组件是模数转换器。9.一种电子组件，其包括：一或多个开关；和开关驱动器电路，用以驱动所述一或多个开关，所述开关驱动器电路包括：输入，用以接收输入时钟信号；输出，用以提供输出时钟信号；第一晶体管和第二晶体管，各自包含第一端子和第二端子；第一电平移位器电路，用以电平移位所述输入时钟信号以产生经电平移位输入时钟信号；以及第二电平移位器电路；其中：所...

【专利技术属性】
技术研发人员：S，
申请(专利权)人：美国亚德诺半导体公司，
类型：发明
国别省市：