光电子集成芯片及其制作方法技术

本发明专利技术提供了一种光电子集成芯片及其制作方法，光电子集成芯片包括：增益芯片和硅光芯片模斑变换器；增益芯片包括无源波导部分和有源波导部分；在无源波导部分的无源导波区的下方生长有第一薄膜层，有源波导部分的量子阱增益区的下方生长有第二薄膜层；硅光芯片模斑变换器的硅波导上方生长有第三薄膜层；无源波导部分所支持的TE基模大于第一阈值的模场；有源波导部分所支持的TE基模大于第二阈值的模场；硅光芯片模斑变换器所支持的TE基模大于第三阈值的模场。解决了现有技术通过混合集成技术在硅基片上集成光源端面耦合公差小的问题，不仅可以实现高效率耦合而且对接公差也大幅增大，该公差能够满足自动贴片机的精度，可实现无源端面对接耦合。现无源端面对接耦合。现无源端面对接耦合。

【技术实现步骤摘要】
光电子集成芯片及其制作方法


[0001]本专利技术涉及集成光子
，尤其涉及一种光电子集成芯片及其制作方法。

技术介绍

[0002]光子器件与电子器件集成在同一硅片上的光电子集成技术可以有效解决微电子芯片所面临的诸多难题，延续摩尔定律。硅发光是一个延续了半个世纪的世界难题，目前硅基片上集成光源主要有三种技术路线，第一种是单片集成技术，即在SOI上直接外延生长增益材料(量子阱或量子点)，目前虽然有诸多进展，但仍没有实质性的突破。第二种是异质集成技术(heterogeneous integration)，该技术方案是将尚未加工的
Ⅲ‑Ⅴ
族发光材料键合到硅光芯片上，去除基底后再进行刻蚀和加工，使
Ⅲ‑Ⅴ
波导与硅光波导形成疏逝波耦合，该技术集成度较高，可批量制作，目前工业界有intel应用此技术，学术界主要有John Bowers组处于领先。该方案尚存两方面问题，一是
Ⅲ‑Ⅴ
工艺与cmos工艺难以兼容，技术门槛很高；二是散热问题，SOI中的氧化硅box层是隔热的，
Ⅲ‑Ⅴ
芯片散热不良，因而做出来的激光器性能受限。第三种是混合集成技术(hybrid integration)，将制作完好的
Ⅲ‑Ⅴ
芯片与硅光芯片进行端面对接耦合，该方案门槛相对前述两种较低，散热性好，且可分别独自优化增益芯片和硅光芯片，整体性能最好，但耦合容差小，对准精度要求高。
[0003]综上，混合集成技术在上述三种技术中，技术门槛最低，性能较好，但存在端面耦合公差小的问题。

技术实现思路

[0004]有鉴于此，本专利技术实施例提供了一种光电子集成芯片及其制作方法，以解决现有技术中通过混合集成技术在硅基片上集成光源，存在端面耦合公差小的问题。
[0005]本专利技术第一方面，提供了一种光电子集成芯片，包括：
[0006]增益芯片和硅光芯片模斑变换器；
[0007]其中，所述增益芯片包括无源波导部分和有源波导部分；在所述无源波导部分的无源导波区的下方生长有第一薄膜层，所述有源波导部分的量子阱增益区的下方生长有第二薄膜层；
[0008]所述硅光芯片模斑变换器的硅波导上方生长有第三薄膜层；
[0009]所述无源波导部分所支持的TE基模大于第一阈值的模场；所述有源波导部分所支持的TE基模大于第二阈值的模场；所述硅光芯片模斑变换器所支持的TE基模大于第三阈值的模场。
[0010]可选地，所述第一薄膜层和所述第二薄膜层的禁带宽度对应1.05um的吸收波长，所述第三薄膜层为氮氧化硅薄膜层或氮化硅薄膜层。
[0011]可选地，所述第一薄膜层、所述第二薄膜层和所述第三薄膜层中至少之一的厚度在0.05um
‑
0.15um之间。
[0012]可选地，所述增益芯片的一侧镀有高反膜；和/或所述增益芯片的另一侧镀有增透
膜。
[0013]可选地，所述第一薄膜层和所述第二薄膜层的折射率与所述无源波导区的折射率相同。
[0014]可选地，所述无源波导部分中无源波导区的厚度为0.2～0.4um，所述第一薄膜层的厚度为0.05～0.09um，波导间距为1～1.3um，上包层厚度为1.5～1.7um，波导尖端宽度为0.6～0.9um，无源波导折射率为3.2～3.3um。
[0015]可选地，所述第二薄膜层的厚度为0.05～0.09um。
[0016]可选地，所述硅光芯片模斑变换器中氧化硅包层厚度为5～8um，所述第三薄膜层的底面距离硅波导底面的高度为1.65～1.75um，所述第三薄膜层的厚度为0.13～0.15um，所述第三薄膜层的折射率为1.500～1.650um，硅波导第一尖端宽度为0.13～0.16um，硅波导第二尖端宽度为0.22～0.25um，硅波导第一尖端长度为150～230um，硅波导第二尖端长度为45～60um，硅波导第三尖端宽度为0.4～0.55um。
[0017]本专利技术第二方面，提供了一种光电子集成芯片的制作方法，包括：
[0018]制作增益芯片：由InP基底开始依次外延生长第一InP层、第一薄膜层和第二薄膜层、第二InP层以及量子阱层，其中，第一薄膜层和第二薄膜层处于同一层级，第一薄膜层和第二薄膜层共同构成一层，在第一薄膜层的正上方刻蚀掉与第一薄膜层面积相同的量子阱层和部分厚度的第二InP层，再次外延生长无源波导层结构，刻蚀掉量子阱层上方的无源波导层结构，形成无源波导与量子阱增益区的butt
‑
joint结构，在最外延生长一层InP覆盖芯片，得到增益芯片；
[0019]制作硅光芯片模斑变换器：将SOI基底上层硅层刻蚀成硅波导，然后生长一层氧化硅，并磨平，在氧化硅层上依次生长第三薄膜层和氧化硅覆盖层，得到硅光芯片模斑变换器；
[0020]将增益芯片与硅光芯片模斑变换器端面对接耦合。
[0021]可选地，还包括在增益芯片的一侧镀高反膜，另一侧镀增透膜。
[0022]本申请实施例中提供的一个或多个技术方案，解决了现有技术中通过混合集成技术在硅基片上集成光源，存在端面耦合公差小的问题，不仅可以实现高效率耦合而且对接公差也大幅增大，该公差已经能够满足自动贴片机的精度，可实现无源端面对接耦合。
附图说明
[0023]在下面结合附图对于示例性实施例的描述中，本公开的更多细节、特征和优点被公开，在附图中：
[0024]图1示出了根据本公开示例性实施例的增益芯片结构图；
[0025]图2示出了根据本公开示例性实施例的硅光芯片模斑变换器结构图；
[0026]图3a示出了增益芯片波导支持的TE基模模场分布图；
[0027]图3b示出了硅光芯片模斑变换器支持的TE基模模场分布图；
[0028]图4示出了增益芯片的制作流程图；
[0029]图5示出了硅光芯片模斑变换器的制作流程图。
具体实施方式
[0030]下面将参照附图更详细地描述本公开的实施例。虽然附图中显示了本公开的某些实施例，然而应当理解的是，本公开可以通过各种形式来实现，而且不应该被解释为限于这里阐述的实施例，相反提供这些实施例是为了更加透彻和完整地理解本公开。应当理解的是，本公开的附图及实施例仅用于示例性作用，并非用于限制本公开的保护范围。
[0031]应当理解，本公开的方法实施方式中记载的各个步骤可以按照不同的顺序执行，和/或并行执行。此外，方法实施方式可以包括附加的步骤和/或省略执行示出的步骤。本公开的范围在此方面不受限制。
[0032]本文使用的术语“包括”及其变形是开放性包括，即“包括但不限于”。术语“基于”是“至少部分地基于”。术语“一个实施例”表示“至少一个实施例”；术语“另一实施例”表示“至少一个另外的实施例”；术语“一些实施例”表示“至少一些实施例”。其他术语的相关定义将在下文描述中给出。需要注意，本公开中提及的“第一”、“第二”等概念仅用于对不同的装置、模块或单元进行本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种光电子集成芯片，其特征在于，包括：增益芯片和硅光芯片模斑变换器；其中，所述增益芯片包括无源波导部分和有源波导部分；在所述无源波导部分的无源导波区的下方生长有第一薄膜层，所述有源波导部分的量子阱增益区的下方生长有第二薄膜层；所述硅光芯片模斑变换器的硅波导上方生长有第三薄膜层；所述无源波导部分所支持的TE基模大于第一阈值的模场；所述有源波导部分所支持的TE基模大于第二阈值的模场；所述硅光芯片模斑变换器所支持的TE基模大于第三阈值的模场。2.根据权利要求1所述的光电子集成芯片，其特征在于，所述第一薄膜层和所述第二薄膜层的禁带宽度对应1.05um的吸收波长，所述第三薄膜层为氮氧化硅薄膜层或氮化硅薄膜层。3.根据权利要求1所述的光电子集成芯片，其特征在于，所述第一薄膜层、所述第二薄膜层和所述第三薄膜层中至少之一的厚度在0.05um
‑
0.15um之间。4.根据权利要求1所述的光电子集成芯片，其特征在于，所述增益芯片的一侧镀有高反膜；和/或所述增益芯片的另一侧镀有增透膜。5.根据权利要求1所述的光电子集成芯片，其特征在于，所述第一薄膜层和所述第二薄膜层的折射率与所述无源波导区的折射率相同。6.根据权利要求1所述的光电子集成芯片，其特征在于，所述无源波导部分中无源波导区的厚度为0.2～0.4um，所述第一薄膜层的厚度为0.05～0.09um，波导间距为1～1.3um，上包层厚度为1.5～1.7um，波导尖端宽度为0.6～0.9um，无源波导折射率为3.2～3.3um。7.根据权利要求1所述的光电子集成芯片，其特征在于，所述第二薄...

【专利技术属性】
技术研发人员：刘祖文，金里，朱继光，冯俊波，曹睿，
申请(专利权)人：联合微电子中心有限责任公司，
类型：发明
国别省市：