包括无源器件的叠层封装制造技术

本发明专利技术提供一种包括无源器件的叠层封装。一种叠层封装包括：封装基板；下叠层，该下叠层包括层叠在封装基板上以在垂直方向上形成之字形的下管芯；上叠层，该上叠层包括上管芯，所述上管芯在偏移方向上顺序偏移地层叠同时提供下行阶梯形状的第一上侧，上管芯中最上上管芯的第一端比下叠层的第一下侧在水平方面上突出得更远；以及第一无源器件，该第一无源器件设置在封装基板上并且与第一下侧间隔开，并且设置在封装基板的第一部分和第一上侧之间。且设置在封装基板的第一部分和第一上侧之间。且设置在封装基板的第一部分和第一上侧之间。

【技术实现步骤摘要】
包括无源器件的叠层封装


[0001]本公开总体涉及半导体封装技术，更具体地涉及包括无源器件的叠层封装装置。

技术介绍

[0002]半导体封装用于各种电子应用装置。半导体封装能够用于个人计算机、移动电话、照相机等。由于电子产品和半导体封装要求高速操作和大容量数据处理，因此将多个半导体管芯封装到一个半导体封装中的需求日益增加。随着多个半导体管芯嵌入半导体封装，已经尝试了半导体管芯彼此三维地层叠的结构。为了改善半导体封装的电特性，已经尝试在半导体封装中布置无源器件。正在尝试在有限尺寸的半导体封装内增加更多数量的无源器件。

技术实现思路

[0003]根据本公开的一个方面的叠层封装可以包括：封装基板；下叠层，所述下叠层包括层叠在所述封装基板上以在垂直方向上形成之字形的下管芯；上叠层，所述上叠层包括上管芯，所述上管芯在偏移方向上顺序偏移地层叠同时提供下行阶梯形状的第一上侧，所述上管芯中的最上上管芯的第一端比所述下叠层的第一下侧在水平方向上突出得更远；以及第一无源器件，所述第一无源器件设置在所述封装基板上并且与所述第一下侧间隔开，并且设置在所述封装基板的第一部分和所述第一上侧之间。
[0004]根据本公开的一个方面的叠层封装可以包括：封装基板；第一无源器件和第二无源器件，所述第一无源器件和所述第二无源器件设置在所述封装基板上以彼此间隔开；下叠层，所述下叠层设置在所述第一无源器件和所述第二无源器件之间，并且包括垂直层叠并且提供第一下侧和第二下侧的下管芯；以及上叠层，所述上叠层包括最下上管芯、中间上管芯和最上上管芯，所述最下上管芯具有与所述第二无源器件部分地重叠的第二端，所述最上上管芯具有与所述第一无源器件部分地重叠的第一端，所述最下上管芯、所述中间上管芯和所述最上上管芯以阶梯形状顺序地层叠。
附图说明
[0005]图1和图2是示出根据一个实施方式的叠层封装的示意性截面图。
[0006]图3是示出图1的叠层封装的下叠层的形状的示意性截面图。
[0007]图4是示出图2的叠层封装的第一子叠层的形状的示意性截面图。
[0008]图5是示出图2的叠层封装的下叠层的形状的示意性截面图。
[0009]图6是示出图1的叠层封装的下叠层和上叠层的形状的示意性截面图。
[0010]图7是示出包括图1的叠层封装的第一无源器件的放大部分的示意性截面图。
[0011]图8是示出包括图1的叠层封装的第二无源器件的放大部分的示意性截面图。
[0012]图9是示出图1的叠层封装的第一无源器件和第二无源器件的布置形状的示意性平面图。
[0013]图10和图11是示出根据一个实施方式的叠层封装的示意性截面图。
[0014]图12是示出采用包括根据一个实施方式的封装的存储卡的电子系统的框图。
[0015]图13是示出包括根据一个实施方式的封装的电子系统的框图。
具体实施方式
[0016]本文使用的术语可以对应于考虑其在所呈现的实施方式中的功能而选择的词语，并且根据实施方式所属领域的普通技术，可以对术语的含义进行不同解释。如果详细定义，则可以根据定义来解释术语。除非另有定义，否则本文使用的术语(包括技术和科学术语)与实施方式所属领域的普通技术人员通常理解的含义相同。
[0017]应当理解，尽管术语“第一”、“第二”、“第三”等可以在本文中用来描述各种装置，但是这些装置应当受到这些术语的限制。这些术语仅用于区分一个装置与另一个装置，而不用于指示装置的特定顺序或数量。
[0018]半导体装置可以包括半导体基板或者层叠有多个半导体基板的结构。半导体装置可以表示半导体封装结构，其中封装了层叠有半导体基板的结构。半导体基板可以表示集成有电子元器件的半导体晶片、半导体管芯或半导体芯片。半导体芯片可以表示集成有存储器集成电路(例如，动态随机存取存储器(DRAM)电路、静态随机存取存储器(SRAM)电路、NAND型闪存电路、NOR型闪存电路、磁性随机存取存储器(MRAM)电路、电阻式随机存取存储器(ReRAM)电路、铁电随机存取存储器(FeRAM)电路或相变随机存取存储器(PcRAM))电路的存储器芯片、逻辑电路集成在半导体基板中的逻辑管芯或ASIC芯片、或处理器(例如，应用处理器(Ap)、图形处理单元(GPU)、中央处理单元(CPU)或芯片上系统(SoC))。半导体装置可以用于信息通信系统(例如，移动电话、与生物技术或医疗保健相关联的电子系统或可穿戴电子系统)。半导体封装可以应用于物联网(IoT)。
[0019]在整个说明书中，相同的附图标记表示相同的装置。即使参照附图可能没有提及或描述某个附图标记，也可以参照另一附图提及或描述该附图标记。此外，即使附图中可能没有示出某个附图标记，也可以在另一附图中示出该附图标记。
[0020]图1和图2是示出根据一个实施方式的叠层封装10的示意性截面图。图1示出了沿着穿过叠层封装10的第一无源器件610和第二无源器件620的切割线X1
‑
X1
’
的示意性截面形状。图2示出了沿着穿过叠层封装10的第一结合线810和第二结合线820的切割线X2
‑
X2
’
的示意性截面形状。
[0021]参照图1，叠层封装10可以包括封装基板200、下叠层300、上叠层400、封装层500和第一无源器件610。参照图2，叠层封装10还可以包括连接构件，例如第一结合线810和第二结合线820。叠层封装10还可以包括设置在下叠层300和封装基板200之间的控制器管芯710。封装层500可以形成为保护层，其在覆盖封装基板200的同时覆盖并且封装下叠层300和上叠层400。封装层500可以由环氧模塑料(EMC)形成。
[0022]下叠层300可以包括下管芯301，并且上叠层400可以包括上管芯401。控制器管芯710可以是集成有控制下管芯301和上管芯401的逻辑电路的集成半导体管芯。为了确保放置控制器管芯710的空间，可以引入支撑件730。支撑件730可以设置在控制器管芯710周围，以在提升下叠层300的同时支撑下叠层300。可以以虚拟管芯或介电块的形式引入支撑件730。
[0023]支撑件730可以通过第三粘合层731结合到封装基板200。控制器管芯710可以通过导电内部连接器711连接到封装基板200。导电内部连接器711可以包括诸如凸块的导电构件。下叠层300可以通过第四粘合层735结合到控制器管芯710和支撑件730。
[0024]叠层封装10还可以包括第二无源器件620。第二无源器件620可以是与第一无源器件610不同类型的器件。无源器件610和620中的每一个可以包括电容器、寄存器或电感器。可以将无源器件610和620引入叠层封装10中，作为提供诸如去耦合、滤波、谐振衰减或电压调节等功能的器件。第一无源器件610可以包括电容器，并且第二无源器件620可以包括电阻器。无源器件610和620可以有助于改善叠层封装10的电特性并改善信本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种叠层封装，所述叠层封装包括：封装基板；下叠层，所述下叠层包括层叠在所述封装基板上以在垂直方向上形成之字形的下管芯；上叠层，所述上叠层包括上管芯，所述上管芯在第一偏移方向上顺序偏移地层叠同时提供下行阶梯形状的第一上侧，所述上管芯中的最上上管芯的第一端比所述下叠层的第一下侧突出得更远；以及第一无源器件，所述第一无源器件设置在所述封装基板上并且与所述第一下侧间隔开，并且设置在所述封装基板的第一部分和所述第一上侧之间。2.根据权利要求1所述的叠层封装，其中，所述上管芯中的所述最上上管芯的所述第一端在水平方向上比所述下叠层的所述第一下侧突出得更远。3.根据权利要求1所述的叠层封装，所述叠层封装还包括封装层，所述封装层覆盖所述封装基板并且封装所述下叠层和所述上叠层，其中，所述第一无源器件设置在所述封装层的第一外侧和所述第一下侧之间以及所述第一上侧和所述封装基板的第一部分之间的第一空间中。4.根据权利要求1所述的叠层封装，其中，所述第一无源器件设置在所述封装基板的所述第一部分上，使得所述第一无源器件的上端低于所述最上上管芯的所述第一端。5.根据权利要求1所述的叠层封装，其中，所述第一无源器件设置在所述封装基板的所述第一部分上，使得所述第一无源器件的一部分与所述最上上管芯的所述第一端重叠。6.根据权利要求1所述的叠层封装，其中，所述第一无源器件设置在所述封装基板的所述第一部分上，以与所述最上上管芯的所述第一端间隔开。7.根据权利要求1所述的叠层封装，所述叠层封装还包括第二无源器件，所述第二无源器件设置在所述封装基板上并且与所述下叠层的第二下侧间隔开，所述下叠层的所述第二下侧与所述第一下侧相对，并且所述第二无源器件设置在所述封装基板的第二部分和所述上叠层之间。8.根据权利要求3所述的叠层封装，所述叠层封装还包括第二无源器件，所述第二无源器件设置在所述封装层的与所述第一外侧相对的第二外侧和所述下叠层的第二下侧之间以及所述封装基板的第二部分和所述上叠层之间的第二空间中。9.根据权利要求8所述的叠层封装，其中，所述上管芯中的最下上管芯具有第二端，所述第二端在水平方向上比所述下叠层的与所述第一下侧相对的所述第二下侧突出得更远，并且其中，所述第二无源器件设置在所述封装基板的所述第二部分上，使得所述第二无源器件的上端低于所述最下上管芯的所述第二端。10.根据权利要求9所述的叠层封装，其中，所述第二无源器件设置在所述封装基板的所述第二部分上，使得所述第二无源器件的一部分与所述最下上管芯的所述第二端重叠。11.根据权利要求7所述的叠层封装，其中，所述第二无源器件具有比所述第一无源器件更薄的厚度。12.根据权利要求7所述的叠层封装，其中，所述第一无源器件包括电容器器件，并且所述第二无源器件包括电阻器器件。
13.根据权利要求1所述的叠层封装，其中，所述上叠层还包括位于所述第一上侧的相对侧的上行阶梯形状的第二上侧，并且其中，所述上行阶梯形状暴露所述上管芯的上接合焊盘。14.根据权利要求13所述的叠层封...

【专利技术属性】
技术研发人员：朴世珍，李壮熙，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：