快闪存储器及其制备方法技术

本发明专利技术提供的快闪存储器及其制备方法，包括：衬底，所述衬底上具有沟槽和位于所述沟槽底部的源区；源线层，位于所述沟槽内中且向上延伸；金属浮栅结构，包括多晶硅层及两个金属浮栅层，两个所述金属浮栅层均位于所述沟槽内且分别位于所述源线层的两侧，且所述金属浮栅层的高度大于所述源线层的高度，所述多晶硅层包裹所述金属浮栅层高于所述源线层的部分的至少部分外表面；两个字线层，分别位于一个所述金属浮栅的外侧。所述金属浮栅层可以极大提升擦写效率，同时在金属浮栅层高于所述源线层的部分的至少部分外表面上包裹多晶硅层，降低金属浮栅结构整体的功函数和势垒，使擦写电压更低，进而提高擦写速度。进而提高擦写速度。进而提高擦写速度。

【技术实现步骤摘要】
快闪存储器及其制备方法


[0001]本专利技术涉及半导体制造领域，尤其涉及快闪存储器及其制备方法。

技术介绍

[0002]随着微电子的发展，快闪存储器需要提供更高的速度，更低的功耗和更高的集成度，对于传统的多晶硅浮栅存储器而言，多晶硅浮栅的厚度随着器件特征尺寸的减小而同步减薄，当具有高能量的入射电子增多时，大量高能入射电子会对阻挡氧化层造成损伤，产生更多的缺陷，影响器件的可靠性。为了克服这一问题，以金属代替多晶硅作为浮栅的方案被提出。新型金属浮栅结构使用金属浮栅代替多晶硅浮栅，减小了浮栅的尺寸，金属浮栅利用水平电场进行写操作，利用浮栅尖端的金属的无电压耦合进行擦操作，但金属材料功率偏高，势垒偏大，会造成快闪存储器的擦写电压偏高等问题。

技术实现思路

[0003]本专利技术的目的在于提供一种快闪存储器及其制备方法，解决金属浮栅快闪存储器中金属浮栅功率偏高，势垒偏大，进而造成的快闪存储器的擦写电压偏高的问题。
[0004]为了达到上述目的，本专利技术提供了一种快闪存储器，包括：
[0005]衬底，所述衬底上具有沟槽和本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种快闪存储器，其特征在于，包括：衬底，所述衬底上具有沟槽和位于所述沟槽底部的源区；源线层，位于所述沟槽内中且向上延伸；金属浮栅结构，包括多晶硅层及两个金属浮栅层，两个所述金属浮栅层均位于所述沟槽内且分别位于所述源线层的两侧，且所述金属浮栅层的高度大于所述源线层的高度，所述多晶硅层包裹所述金属浮栅层高于所述源线层的部分的至少部分外表面；两个字线层，分别位于一个所述金属浮栅的外侧。2.如权利要求1所述的快闪存储器，其特征在于，所述金属浮栅层高于所述源线层的部分的外侧壁上包裹有所述多晶硅层。3.如权利要求1所述的快闪存储器，其特征在于，所述沟槽的深度为4.如权利要求1所述的快闪存储器，其特征在于，所述金属浮栅层的厚度为和/或，所述金属浮栅层的材料为氮化钛。5.如权利要求1所述的快闪存储器，其特征在于，所述多晶硅层的厚度为6.一种闪存储器的制备方法，其特征在于，包括：提供衬底，所述衬底内具有沟槽和位于所述沟槽底部的源区；在所述沟槽中形成源线层及金属浮栅结构，所述源线层位于所述沟槽内中且向上延伸，所述金属浮栅结构包括多晶硅层及两个金属浮栅层，两个所述金属浮栅层均位于所述沟槽内且分别位于所述源线层的两侧，且所述金属浮栅层的高度大于所述源线层的高度，所述多晶硅层包裹所述金属浮栅层高于所述源线层的部分的至少部分外表面；在所述衬底上形成两个字线层，两个所述字线层分别位于一个所述金属浮栅的外侧。7.如权利要求6所述的快闪存储器的制备方法，其特征在于，形成所述源线层及所述金属浮栅结构之前，还包括：在所述衬底上形成字线多晶硅层及掩模层，刻蚀所...

【专利技术属性】
技术研发人员：顾珍，张磊，陈昊瑜，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：