沟槽侧壁的表面掺杂方法及半导体器件技术

本申请公开了一种沟槽侧壁的表面掺杂方法及半导体器件，所述掺杂方法包括：提供一半导体衬底，所述半导体衬底中具有沟槽；基于所述沟槽形成扩散掺杂区域，所述沟槽的至少部分侧壁具有所述扩散掺杂区域；其中，位于所述沟槽侧壁的所述扩散掺杂区域的掺杂浓度沿着所述沟槽深度方向保持不变。应用本发明专利技术提供的技术方案，基于半导体衬底上的沟槽形成扩散掺杂区域，相对于传统离子注入方式，在沿半导体衬底厚度的方向上，能够形成掺杂浓度保持不变的扩散掺杂区域。扩散掺杂区域。扩散掺杂区域。

【技术实现步骤摘要】
沟槽侧壁的表面掺杂方法及半导体器件


[0001]本专利技术涉及集成电路制造
，尤其是涉及一种沟槽侧壁的表面掺杂方法及半导体器件。

技术介绍

[0002]在集成电路领域中，深槽隔离(Deep Trench Isolation，DTI)技术可用来隔离高压器件间的信号串扰，同时达到优化高压器件的关键参数，提高击穿电压并缩小器件尺寸的效果，使得设计的驱动电路具有较低的功耗、较少的工艺成本、较高的工作频率和较大的安全工作区。
[0003]现有技术中，由于深槽的角度一般较直，受深槽侧壁的阴影效应影响，传统的离子注入方法只能对槽顶部或底部很短的薄层区域进行掺杂，深槽侧壁的中上及中下无法进行合适剂量的掺杂。并且若槽侧壁寄生管的沟道掺杂浓度及深度不足，则寄生管易开启导致PN结漏电。

技术实现思路

[0004]有鉴于此，本申请提供了一种沟槽的侧壁的掺杂方法及半导体器件，基于半导体衬底上的沟槽形成扩散掺杂区域，相对于传统离子注入方式，在沿半导体衬底厚度的方向上，能够形成掺杂浓度保持不变的扩散掺杂区域。
[0005]为了实现上述目的，本专利技术提供如下技术方案：
[0006]一种沟槽侧壁的表面掺杂方法，所述掺杂方法包括：
[0007]提供一半导体衬底，所述半导体衬底中具有沟槽；
[0008]基于所述沟槽形成扩散掺杂区域，所述沟槽的至少部分侧壁具有所述扩散掺杂区域；
[0009]其中，位于所述沟槽侧壁的所述扩散掺杂区域的掺杂浓度沿所述沟槽深度方向保持不变。
[0010]优选的，在上述的掺杂方法中，在所述沟槽的底部指向开口方向上，所述沟槽包括依次排布的N个分段区域，该N个分段区域在所述方向上依次为第1分段区域至第N分段区域，N为正整数；
[0011]基于所述沟槽形成扩散掺杂区域，包括：
[0012]在第i分段区域的侧壁上形成掺杂层，i为不大于N的正整数；
[0013]基于所述掺杂层，在第i分段区域的侧壁内形成扩散掺杂区域；
[0014]形成所述扩散掺杂区域后，去除所述掺杂层。
[0015]优选的，在上述的掺杂方法中，当N＞1，i＝N时，在第i分段区域的侧壁上形成掺杂层，包括：
[0016]在第1分段区域至第N
‑
1分段区域内形成第一填充结构；
[0017]在第N分段区域的侧壁上形成所述掺杂层；
[0018]其中，在形成所述扩散掺杂区域后，依次去除所述掺杂层以及所述第一填充结构。
[0019]优选的，在上述的掺杂方法中，在第1分段区域至第N
‑
1分段区域内形成第一填充结构，包括：
[0020]在所述沟槽的侧壁和底部形成第二氧化层；
[0021]在形成有所述第二氧化层的沟槽内填充介质材料；
[0022]去除第N分段区域中的所述第二氧化层以及所述介质材料，露出所述第N分段区域的沟槽侧壁。
[0023]优选的，在上述的掺杂方法中，去除第N分段区域中所述第二氧化层以及所述介质材料，包括：
[0024]刻蚀去除第N分段区域中的所述介质材料后，再刻蚀去除第N分段区域侧壁上的所述第二氧化层。
[0025]优选的，在上述的掺杂方法中，所述介质材料为多晶硅；
[0026]刻蚀去除第N分段区域中的所述介质材料包括：
[0027]基于对所述多晶硅的回刻蚀深度，控制第N分段区域在所述方向上的深度，以控制所述扩散掺杂区域在所述方向上的深度。
[0028]优选的，在上述的掺杂方法中，刻蚀去除第N分段区域侧壁上的所述第二氧化层包括：
[0029]通过湿法刻蚀去除所述第二氧化层。
[0030]优选的，在上述的掺杂方法中，当N＞1，i＝1时，在第i分段区域的侧壁上形成掺杂层，包括：
[0031]在所述沟槽的侧壁以及底部形成所述掺杂层；
[0032]在形成所述掺杂层的第1分段区域内形成第二填充结构；
[0033]去除第2分段区域至第N分段区域侧壁上的所述掺杂层；
[0034]其中，在形成所述扩散掺杂区域后，依次去除所述第二填充结构以及所述掺杂层。
[0035]优选的，在上述的掺杂方法中，在形成所述掺杂层的第1分段区域内形成第二填充结构，包括：
[0036]在第1分段区域内填充多晶硅，基于填充所述多晶硅的深度，控制第1分段区域的深度，以控制所述扩散掺杂区域在所述方向上的深度。
[0037]优选的，在上述的掺杂方法中，当N大于2，i大于1，且小于N时，在第i分段区域的侧壁上形成掺杂层，包括：
[0038]在第1分段区域至第i
‑
1分段区域内形成第三填充结构；
[0039]在第i分段区域的侧壁上形成所述掺杂层；
[0040]在形成有所述掺杂层的第i分段区域中形成第四填充结构；
[0041]其中，在形成所述扩散掺杂区域后，依次去除所述第四填充结构、所述掺杂层以及所述第三填充结构。
[0042]优选的，在上述的掺杂方法中，在第i分段区域的侧壁上形成掺杂层，包括：
[0043]在第i分段区域至第N分段区域的侧壁上形成所述掺杂层；
[0044]在第i分段区域内形成所述第四填充结构；
[0045]基于所述第四填充结构，去除第i分段区域至第N分段区域侧壁上的所述掺杂层。
[0046]优选的，在上述的掺杂方法中，在第i分段区域内形成所述第四填充结构，包括：
[0047]在第i分段区域内填充多晶硅，基于所述填充的多晶硅的深度，控制第i分段区域的深度，以控制所述扩散掺杂区域在所述方向上的深度。
[0048]优选的，在上述的掺杂方法中，当N＝i＝1时，在第i分段区域的侧壁上形成掺杂层，包括：
[0049]在整个所述沟槽的侧壁以及底部表面上形成所述掺杂层；
[0050]其中，基于所述掺杂层进行退火，在整个所述沟槽的侧壁以及底部表面内形成扩散掺杂区域。
[0051]优选的，在上述的掺杂方法中，所述掺杂层为硼硅玻璃层，通过硼原子的扩散，在第i分段区域的侧壁内形成P型掺杂区域；
[0052]或，所述掺杂层为磷硅玻璃层，通过磷原子的扩散，在第i分段区域的侧壁内形成N型掺杂区域。
[0053]本专利技术还提供一种半导体器件，所述半导体器件包括：
[0054]半导体衬底；
[0055]设置在所述半导体衬底中的沟槽；
[0056]其中，所述沟槽的至少部分侧壁具有扩散掺杂区域，位于所述沟槽侧壁的所述扩散掺杂区域的掺杂浓度沿所述沟槽深度方向保持不变。
[0057]优选的，在上述的半导体器件中，在所述沟槽的底部指向开口方向上，所述沟槽包括依次排布的N个分段区域，该N个分段区域在所述方向上依次为第1分段区域至第N分段区域，N为正整数；
[0058]第i分段区域的侧壁内具有扩散掺杂区域；其中，所述扩散掺杂区域基于第i分段区域侧壁上的掺杂层中的离子扩散形成。
[0本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种沟槽侧壁的表面掺杂方法，其特征在于，所述掺杂方法包括：提供一半导体衬底，所述半导体衬底中具有沟槽；基于所述沟槽形成扩散掺杂区域，所述沟槽的至少部分侧壁具有所述扩散掺杂区域；其中，位于所述沟槽侧壁的所述扩散掺杂区域的掺杂浓度沿所述沟槽深度方向保持不变。2.根据权利要求1所述的掺杂方法，其特征在于，在所述沟槽的底部指向开口方向上，所述沟槽包括依次排布的N个分段区域，该N个分段区域在所述方向上依次为第1分段区域至第N分段区域，N为正整数；基于所述沟槽形成扩散掺杂区域，包括：在第i分段区域的侧壁上形成掺杂层，i为不大于N的正整数；基于所述掺杂层，在第i分段区域的侧壁内形成扩散掺杂区域；形成所述扩散掺杂区域后，去除所述掺杂层。3.根据权利要求2所述的掺杂方法，其特征在于，当N＞1，i＝N时，在第i分段区域的侧壁上形成掺杂层，包括：在第1分段区域至第N
‑
1分段区域内形成第一填充结构；在第N分段区域的侧壁上形成所述掺杂层；其中，在形成所述扩散掺杂区域后，依次去除所述掺杂层以及所述第一填充结构。4.根据权利要求3所述的掺杂方法，其特征在于，在第1分段区域至第N
‑
1分段区域内形成第一填充结构，包括：在所述沟槽的侧壁和底部形成第二氧化层；在形成有所述第二氧化层的沟槽内填充介质材料；去除第N分段区域中的所述第二氧化层以及所述介质材料，露出所述第N分段区域的沟槽侧壁。5.根据权利要求4所述的掺杂方法，其特征在于，去除第N分段区域中所述第二氧化层以及所述介质材料，包括：刻蚀去除第N分段区域中的所述介质材料后，再刻蚀去除第N分段区域侧壁上的所述第二氧化层。6.根据权利要求5所述的掺杂方法，其特征在于，所述介质材料为多晶硅；刻蚀去除第N分段区域中的所述介质材料包括：基于对所述多晶硅的回刻蚀深度，控制第N分段区域在所述方向上的深度，以控制所述扩散掺杂区域在所述方向上的深度。7.根据权利要求6所述的掺杂方法，其特征在于，刻蚀去除第N分段区域侧壁上的所述第二氧化层包括：通过湿法刻蚀去除所述第二氧化层。8.根据权利要求2所述的掺杂方法，其特征在于，当N＞1，i＝1时，在第i分段区域的侧壁上形成掺杂层，包括：在所述沟槽的侧壁以及底部形成所述掺杂层；在形成所述掺杂层的第1分段区域内形成第二填充结构；去除第2分段区域至第N分段区域侧壁上的所述掺杂层；
其中，在形成所述扩散掺杂区域后，依次去除所述第二填充结构以及所述掺杂层。9.根据权利要求8所述的掺杂方法，其特征在于，在形成所述掺杂层的第1分段区域内形成第二填充结构，包括：在第1分段区域内填充多晶硅，基于填充所述多晶硅的深度，控制第1分段区域的深度，以控制所述扩散掺杂区域在所述方向上的深度。10.根据权利要求2所述的掺杂方法，其特征在于，当N大于2，i大于1，且小于N时，在第i分段区域的侧壁上形成掺杂层，包括：在第1分段区域至第i
‑
1分段区域内形成第三填充结构；在第i分段区域的侧壁上形成所述掺杂层；在形成有...

【专利技术属性】
技术研发人员：夏志平，田浩洋，陈洪雷，孙样慧，温建功，
申请(专利权)人：杭州士兰集昕微电子有限公司，
类型：发明
国别省市：