晶体管的外延结构制造技术

本申请公开了一种晶体管的外延结构，所述外延结构包括：衬底以及位于所述衬底表面上的外延层；所述外延层包括：位于所述衬底表面上的成核层；位于所述成核层表面上的缓冲层；位于所述缓冲层表面上的沟道层；位于所述沟道层表面上的插入层；位于所述插入层表面上的势垒层；位于所述势垒层表面上的间隔层；位于所述间隔层表面上的非故意掺杂层；位于所述非故意掺杂层表面上的P型层。本申请技术方案所述的外延结构，可以有效提高P沟道晶体管性能，并且同时集成N沟道晶体管与P沟道晶体管，可以用于GaN基晶体管构架互补型逻辑电路。GaN基晶体管构架互补型逻辑电路。GaN基晶体管构架互补型逻辑电路。

【技术实现步骤摘要】
晶体管的外延结构


[0001]本申请涉及半导器件
，更具体的说，涉及一种晶体管的外延结构。

技术介绍

[0002]GaN基电子器件已经经历二三十年的研究与发展，开始快速商业化。因其高速、高功率密度的优势，在5G基站、移动设备的小型快速充电器、激光雷达等场景中得到广泛应用。可以预期，在不久的将来，GaN基功率转换、电源管理系统有望服务于诸多新兴应用，如数据中心、无人驾驶、新能源汽车、人工智能等。这些应用对电能供应与供电模块的紧凑性要求高，这恰是GaN基功率电子产品对比传统硅基功率器件的优势所在。为充分发掘GaN的潜能，为构建更为智能、稳定、可靠的电源系统，业内一直致力于探索开发合适的技术平台以实现功率开关与各外围功能模块的高度集成。其中，逻辑电路在外围电路中广泛存在，是实现电源管理系统智能化的关键。
[0003]硅基微电子与集成电路的研发经验表明，互补型逻辑电路是制备大规模集成电路的最优拓扑。互补意味着电路由两种具有相反控制逻辑的晶体管组成，一种具有P型导电沟道，另一种具有N型导电沟道。这样的拓扑具有诸多优点，其中最为突出的是其极低的静态功耗。因为控制逻辑相反，所以在任何一个逻辑状态下，总有一类晶体管处于关断状态，从而有效阻断电流、显著降低功耗。然而，由于高性能P型导电沟道的GaN晶体管不易制备，与N型导电沟道晶体管的集成亦是困难重重，GaN基互补逻辑电路的研究进展缓慢。

技术实现思路

[0004]有鉴于此，本申请提供了一种晶体管的外延结构，方案如下：
[0005]一种晶体管的外延结构，包括：
[0006]衬底以及位于所述衬底表面上的外延层；
[0007]其中，所述外延层包括：
[0008]位于所述衬底表面上的成核层；
[0009]位于所述成核层表面上的缓冲层；
[0010]位于所述缓冲层表面上的沟道层；
[0011]位于所述沟道层表面上的插入层；
[0012]位于所述插入层表面上的势垒层；
[0013]位于所述势垒层表面上的间隔层；
[0014]位于所述间隔层表面上的非故意掺杂层；
[0015]位于所述非故意掺杂层表面上的P型层。
[0016]优选的，在上述外延片中，所述间隔层为氮化物层。
[0017]优选的，在上述外延片中，所述间隔层的厚度为0.5nm～10nm。
[0018]优选的，在上述外延片中，所述非故意掺杂层为非故意掺杂的氮化物层。
[0019]优选的，在上述外延片中，所述间隔层与所述非故意掺杂层为不同材质的氮化物
层。
[0020]优选的，在上述外延片中，所述非故意掺杂层的厚度为1nm～20nm。
[0021]优选的，在上述外延片中，所述P型层为P型掺杂的氮化物层。
[0022]优选的，在上述外延片中，所述P型层包括至少一层结构；
[0023]在所述衬底指向所述P型层的方向上，所述P型层包括：
[0024]依次层叠的P型轻掺杂半导体层、P型重掺杂半导体层和P型超重掺杂半导体层；
[0025]或，P型轻掺杂半导体层；
[0026]或，依次层叠的P型轻掺杂半导体层和P型重掺杂半导体层；
[0027]或，依次层叠的P型重掺杂半导体层、P型轻掺杂半导体层和P型重掺杂半导体层。
[0028]优选的，在上述外延片中，所述P型层的厚度为30nm～200nm。
[0029]通过上述描述可知，本申请技术方案提供的晶体管的外延结构中，所述外延结构包括：衬底以及位于所述衬底表面上的外延层；所述外延层包括：位于所述衬底表面上的成核层；位于所述成核层表面上的缓冲层；位于所述缓冲层表面上的沟道层；位于所述沟道层表面上的插入层；位于所述插入层表面上的势垒层；位于所述势垒层表面上的间隔层；位于所述间隔层表面上的非故意掺杂层；位于所述非故意掺杂层表面上的P型层。本申请技术方案所述的外延结构，可以有效提高P沟道晶体管性能，并且可以同时集成N沟道晶体管与P沟道晶体管，可以用于GaN基晶体管构架互补型逻辑电路。
[0030]另外，本申请技术方案可以直接通过一次外延工艺在衬底上依次形成各层结构，从而形成所述外延结构，制作方法简单，制作成本低。
[0031]而且，在外延结构中加入间隔层，一方面，所述间隔层可以作为形成N沟道晶体管的刻蚀阻挡层，使得刻蚀后的N沟道晶体管具有更好的形貌，保证N沟道晶体管的电学性能，且简化了刻蚀工艺的复杂性，另一方面，更加利于空穴的集聚，增加了二维空穴气的浓度。同时，所述外延结构中加入非故意掺杂层，在极化作用下，保证了价带低于空穴的费米能级，防止载流子的隧穿，降低P沟道的杂质散射，提高空穴迁移率，从而更有效地提升P沟道晶体管的性能。
附图说明
[0032]为了更清楚地说明本申请实施例或相关技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
[0033]本说明书附图所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本申请可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本申请所能产生的功效及所能达成的目的下，均应仍落在本申请所揭示的
技术实现思路
得能涵盖的范围内。
[0034]图1为本申请实施例提供的一种晶体管的外延结构的结构示意图；
[0035]图2为本申请实施例提供的一种晶体管的外延结构中异质结沟道结构形成二维电子气和二维空穴气的原理示意图；
[0036]图3为本申请实施例提供的P型层的结构示意图；
[0037]图4为本申请实施例提供的一种晶体管的外延结构的制作方法的方法流程图；
[0038]图5为本申请实施例提供的一种晶体管的截面图；
[0039]图6为本申请实施例提供的一种晶体管的截面图；
[0040]图7a
‑
图10为本申请实施例提供的一种晶体管的制作方法的工艺流程图。
具体实施方式
[0041]下面将结合本申请实施例中的附图，对本申请中的实施例进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
[0042]为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本申请作进一步详细的说明。
[0043]参考图1所示，图1为本申请实施例提供的一种晶体管的外延结构的结构示意图，所述外延结构包括：
[0044]衬底100以及位于衬底100表面上的外延层；
[0045]其中，外延层包括：
[0046]位于所述衬底100表面本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种晶体管的外延结构，其特征在于，包括：衬底以及位于所述衬底表面上的外延层；其中，所述外延层包括：位于所述衬底表面上的成核层；位于所述成核层表面上的缓冲层；位于所述缓冲层表面上的沟道层；位于所述沟道层表面上的插入层；位于所述插入层表面上的势垒层；位于所述势垒层表面上的间隔层；位于所述间隔层表面上的非故意掺杂层；位于所述非故意掺杂层表面上的P型层。2.根据权利要求1所述的外延结构，其特征在于，所述间隔层为氮化物层。3.根据权利要求1所述的外延结构，其特征在于，所述间隔层的厚度为0.5nm～10nm。4.根据权利要求1所述的外延结构，其特征在于，所述非故意掺杂层为非故意掺杂的氮化物层。5.根据权利要求1所述的外延结构，其特征在于，所述间隔层与...

【专利技术属性】
技术研发人员：姜亚博，肖金平，贾利芳，闻永祥，
申请(专利权)人：杭州士兰集昕微电子有限公司，
类型：新型
国别省市：