半导体结构及其制备方法技术

本发明专利技术提供了一种半导体结构及其制备方法，用于降低半导体结构的设计难度及制备成本。半导体结构包括多个半导体器件。半导体器件包括衬底和参考图形。相邻两个半导体器件中，位于下层的为第一半导体器件，位于上层的为第二半导体器件。第二半导体器件的衬底中至少与第一半导体器件的参考图形相对应的部分的透光率，小于或等于预设透光率。预设透光率为在从第二半导体器件远离第一半导体器件一侧无法识别第一半导体器件的参考图形的情况下，第二半导体器件的衬底中与第一半导体器件的参考图形相对应的部分的最大透光率。第二半导体器件的参考图形和第一半导体器件的参考图形的正投影至少部分重合。上述半导体结构用于实现数据的读取和写入操作。于实现数据的读取和写入操作。于实现数据的读取和写入操作。

【技术实现步骤摘要】
半导体结构及其制备方法


[0001]本专利技术涉及半导体芯片
，尤其涉及一种半导体结构及其制备方法。

技术介绍

[0002]随着存储单元的特征尺寸接近工艺下限，平面工艺和制造技术变得具有挑战性且成本高昂，这造成2D或者平面NAND闪存的存储密度接近上限。
[0003]为克服2D或者平面NAND闪存带来的限制，业界已经研发了具有三维结构的存储器(3D NAND)，通过将存储单元三维地布置在衬底之上来提高存储密度。

技术实现思路

[0004]本专利技术的实施例提供一种半导体结构及其制备方法，用于减小半导体器件中对准图形所占据区域的面积，降低半导体结构的设计难度及制备成本。
[0005]为达到上述目的，本专利技术的实施例采用如下技术方案：
[0006]一方面，提供一种半导体结构。所述半导体结构包括自下而上依次堆叠的多个半导体器件。所述半导体器件包括：衬底，及位于所述衬底上的膜层和参考图形。相邻两个半导体器件中，位于下层的为第一半导体器件，位于上层的为第二半导体器件。所述第二半导体器件的衬底中至少与所述第一本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，所述半导体结构包括自下而上依次堆叠的多个半导体器件；所述半导体器件包括：衬底，及位于所述衬底上的膜层和参考图形；相邻两个半导体器件中，位于下层的为第一半导体器件，位于上层的为第二半导体器件；所述第二半导体器件的衬底中至少与所述第一半导体器件的参考图形相对应的部分的透光率，小于或等于预设透光率；所述预设透光率为在从所述第二半导体器件远离所述第一半导体器件一侧无法识别所述第一半导体器件的参考图形的情况下，所述第二半导体器件的衬底中与所述第一半导体器件的参考图形相对应的部分的最大透光率；所述第二半导体器件的参考图形和所述第一半导体器件的参考图形，在所述第一半导体器件的衬底上的正投影至少部分重合。2.根据权利要求1所述的半导体结构，其特征在于，所述第二半导体器件的衬底中至少与所述第一半导体器件的参考图形相对应的部分的电阻，与其余部分的电阻不同；和/或，所述第二半导体器件的衬底中至少与所述第一半导体器件的参考图形相对应的部分的晶相，与其余部分的晶相不同。3.根据权利要求1所述的半导体结构，其特征在于，所述第二半导体器件的衬底中至少与所述第一半导体器件的参考图形相对应的部分的材料包括磷元素或硼元素。4.根据权利要求3所述的半导体结构，其特征在于，所述第二半导体器件的衬底包括掺杂区；所述磷元素或硼元素位于所述第二半导体器件的衬底中除所述掺杂区以外的区域内。5.根据权利要求1所述的半导体结构，其特征在于，所述第二半导体器件的参考图形和所述第一半导体器件的参考图形，在所述第一半导体器件的衬底上的正投影重合。6.根据权利要求5所述的半导体结构，其特征在于，每个所述半导体器件的参考图形在最下层的半导体器件的衬底上的正投影均重合。7.根据权利要求1所述的半导体结构，其特征在于，所述多个半导体器件中，除最下层的半导体器件外，其余半导体器件的衬底中至少与下层相邻的半导体器件的参考图形相对应的部分的透光率，均小于或等于所述预设透光率。8.根据权利要求1所述的半导体结构，其特征在于，所述参考图形包括：用于掩膜板对准的对准图形和用于监控所述膜层形成情况的监控图形中的至少一者。9.根据权利要求1～8中任一项所述的半导体结构，其特征在于，所述半导体器件为晶圆或裸片。10.根据权利要求9所述的半导体结构，其特征在于，所述晶圆包括多个芯片区，及至少位于相邻两个芯片区之间的切割道区；所述裸片包括芯片区；在所述参考图形为对准图形、且所述半导体器件为晶圆的情况下，所述晶圆的对准图形位于所述晶圆的芯片区或所述晶圆的切割道区；在所述参考图形为监控...

【专利技术属性】
技术研发人员：胡思平，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：