用于存储器装置的分割柱架构制造方法及图纸

本发明专利技术描述用于存储器装置的分割柱架构的方法、系统及装置。存储器装置可包含经布置有呈一图案的导电触点的衬底及穿过导电及绝缘材料的交替层的开口，此可减小所述开口之间的间距，同时维持电介质厚度以使电压持续施加于阵列。在蚀刻材料之后，可将绝缘材料沉积于沟槽中。可移除所述绝缘材料的部分以形成其中沉积单元材料的开口。导电柱可垂直于所述导电材料的平面及所述衬底延伸，且耦合到导电触点。所述导电柱可经划分以形成第一及第二柱。所述导电柱可经划分以形成第一及第二柱。所述导电柱可经划分以形成第一及第二柱。

【技术实现步骤摘要】
【国外来华专利技术】用于存储器装置的分割柱架构
[0001]交叉参考
[0002]本专利申请案主张范蒂尼(Fantini)等人于2019年7月2日申请的标题为“用于存储器装置的分割柱架构(SPLIT PILLAR ARCHITECTURES FOR MEMORY DEVICES)”的第16/460,875号美国专利申请案的优先权，所述案转让给本案受让人且其全文以引用的方式明确并入本文中。

技术介绍

[0003]下文大体上涉及一种包含至少一个存储器装置的系统，且更具体来说，涉及用于存储器装置的分割柱架构。
[0004]存储器装置广泛用于存储各种电子装置(例如计算机、无线通信装置、摄影机、数字显示器及其类似物)中的信息。通过编程存储器装置的不同状态来存储信息。例如，二进制装置最常存储两个状态中的一者，通常由逻辑1或逻辑0表示。在其它装置中，可存储多于两个状态。为存取存储信息，装置的组件可读取或感测存储器装置中的至少一个存储状态。为存储信息，装置的组件可写入或编程存储器装置中的状态。
[0005]存在各种类型的存储器装置，其包含硬磁盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、快闪存储器、相变存储器(PCM)、其它基于硫属化物的存储器等等。存储器装置可为易失性或非易失性的。
[0006]改进存储器装置一般可包含提高存储器单元密度、提高读取/写入速度、提高可靠性、增加数据保持、降低功耗或降低制造成本及其它度量。可期望使用三维垂直架构来节省存储器阵列中的空间、提高存储器单元密度或减小存储器阵列的总功率使用量的解决方案。
附图说明
[0007]图1说明根据本文中所公开的实例的支持用于存储器装置的分割柱架构的系统的实例。
[0008]图2A到2F说明根据本文中所公开的实例的支持用于存储器装置的分割柱架构的实例存储器阵列的各种视图。
[0009]图3A到3H说明根据本文中所公开的实例的支持用于存储器装置的分割柱架构的实例存储器阵列的各种视图。
[0010]图4A及4B说明根据本文中所公开的实例的支持用于存储器装置的分割柱架构的实例存储器阵列的各种视图。
[0011]图5A及5B说明根据本文中所公开的实例的支持用于存储器装置的分割柱架构的实例存储器阵列的各种视图。
[0012]图6A及6B说明根据本文中所公开的实例的支持用于存储器装置的分割柱架构的实例存储器阵列的各种视图。
[0013]图7A及7B说明根据本文中所公开的实例的支持用于存储器装置的分割柱架构的实例存储器阵列的各种视图。
[0014]图8A及8B说明根据本文中所公开的实例的支持用于存储器装置的分割柱架构的实例存储器阵列的各种视图。
[0015]图9到11展示说明根据本文中所公开的实例的支持用于存储器装置的分割柱架构的一或若干方法的流程图。
具体实施方式
[0016]本公开涉及用于存储器装置的分割柱架构及其处理方法。存储器装置可包含导电触点及穿过导电材料及绝缘材料的交替层的开口的布置，此可减小存储器单元之间的间距，同时维持电介质厚度以使电压持续施加于存储器装置的存储器阵列。
[0017]在一些实例中，存储器装置可包含具有以一图案(例如几何图案)布置的一组触点的衬底及形成于所述衬底上的第一绝缘材料(例如电介质材料)。导电材料的一组平面可通过第二绝缘材料(例如电介质材料)来彼此分离且形成于所述衬底材料上。即，所述导电材料及所述绝缘材料的交替层可形成于所述衬底上。导电材料的所述平面可为字线的实例。
[0018]在制造所述存储器装置期间，可通过蚀刻所述导电材料及所述绝缘材料的所述交替平面来形成一或多个沟槽。所述沟槽可彼此平行延伸且暴露所述衬底。在一些实例中，所述导电材料及所述电介质材料的所述平面可形成所述沟槽的侧壁。可依使得电介质材料及所述导电材料的所述平面形成一组凹槽的方式蚀刻所述导电材料的所述平面，其中每一凹槽可经配置以接收存储元件材料(例如硫属化物材料)。可将牺牲层(例如保形材料)沉积于所述沟槽中且在一些情况中，所述牺牲层填充所述凹槽。可将绝缘材料沉积于所述牺牲层的顶部上的所述沟槽中。
[0019]可移除所述牺牲层及所述绝缘材料的部分以形成第一开口。所述第一开口可暴露所述衬底的部分、至少一些所述一组导电触点及导电材料的所述平面及电介质材料的所述平面的部分。可将存储元件材料(例如所述硫属化物材料)沉积于所述第一开口中。所述存储元件材料可填充由电介质材料的所述平面及导电材料的所述平面形成的所述凹槽。可从所述第一开口部分移除所述存储元件材料，使得所述凹槽中的所述存储元件材料保留。定位于凹槽中的所述存储元件材料可为存储元件组件(例如硫属化物组件)。
[0020]可在包含所述凹槽中的所述存储组件的所述第一开口中形成导电柱。所述导电柱可经布置以延伸穿过所述导电材料的所述平面(例如基本上垂直于所述导电材料的所述平面)且接触所述衬底。每一导电柱可接触两个存储元件组件，所述两个存储元件组件又各自接触导电材料的相同平面。每一导电柱可进一步与一或两个导电触点耦合。在一些情况中，所述柱由屏障材料及导电材料形成。
[0021]可移除所述导电柱的部分以形成第二开口。所述第二开口可将每一柱分成第一柱及第二柱。所述第一柱及所述第二柱可为数字线的实例。所述第一柱可与耦合到导电材料的平面的第一存储元件组件接触，且所述第二柱可与耦合到导电材料的所述平面的第二存储元件组件接触。在一些情况中，所述第一柱及所述第二柱中的每一者可与所述衬底上的不同导电触点耦合。在一些其它情况中，所述第一柱中的每一者可与所述衬底上的不同导电触点耦合，且所述第二柱中的每一者可与形成于所述第一衬底上方的第二衬底上的不同
导电触点耦合。
[0022]存储器阵列及制造方法的此类配置可允许相对于先前解决方案提高存储器单元密度。每一存储器单元(例如存储组件)可凹进于第一柱或第二柱内部以确保单元隔离。此配置可允许相对于一些先前解决方案更严格控制单元厚度及尺寸。与导电柱相交的导电材料的每一平面可形成由字线板(例如对应于导电材料的平面)及第一存储器单元的第一数字线(例如对应于第一柱)及第二存储器单元的第二数字线(例如对应于第二柱)寻址的两个存储器单元。每一柱可由定位于存储器阵列的底部或顶部的晶体管解码。晶体管可为形成为规则矩阵的数字线选择器的实例。
[0023]首先在参考图1所描述的存储器阵列的上下文中描述本公开的特征。在参考图2A到8B所描述的处理步骤期间的实例存储器阵列的不同视图的上下文中描述本公开的特征。通过参考图9到11所描述的与用于存储器装置的分割柱架构相关的流程图来进一步说明及参考所述流程图描述本公开的这些及其它特征。
[0024]图1说明根据本文中所公开的实例的支持用于存储器装置的分割柱架构的存储器阵列100(例如三维(3D)存储器阵列)的实例。存储器阵列100可包含定位于衬底本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种方法，其包括：形成穿过绝缘材料的第一开口以暴露第一电介质层、导电层及第二电介质层；在所述第一开口中形成第一硫属化物组件及与所述第一硫属化物组件分离的第二硫属化物组件，所述第一硫属化物组件及所述第二硫属化物组件两者接触所述导电层、所述第一电介质层及所述第二电介质层；将用于形成与所述第一硫属化物组件及所述第二硫属化物组件接触的柱的导电材料沉积到所述第一开口中；及通过蚀刻所述导电材料来形成第二开口以将所述柱分成接触所述第一硫属化物组件的第一柱及接触所述第二硫属化物组件的第二柱。2.根据权利要求1所述的方法，其进一步包括：将接触所述绝缘材料、所述第一柱及所述第二柱的第二绝缘材料沉积到所述第二开口中。3.根据权利要求1所述的方法，其中形成所述第一硫属化物组件及所述第二硫属化物组件包括：将硫属化物材料沉积到所述第一开口中，所述硫属化物材料接触所述绝缘材料；及蚀刻所述硫属化物材料以形成所述第一硫属化物组件及所述第二硫属化物组件。4.根据权利要求1所述的方法，其进一步包括：形成延伸穿过与所述导电层接触的衬底的多个触点，所述多个触点与多个数字线相关联，其中所述形成穿过所述绝缘材料的所述第一开口暴露所述多个触点中的第一触点。5.根据权利要求4所述的方法，其中：所述第一柱形成于所述多个触点中的所述一者上；且所述第二柱形成于所述多个触点中的第二触点上。6.根据权利要求4所述的方法，其进一步包括：将第二衬底沉积于所述第二电介质层上，所述第二衬底与所述第一柱及所述第二柱接触，其中所述第二衬底包括延伸穿过所述第二衬底且与所述第二柱接触的第二触点，其中所述第一柱与所述衬底的所述多个触点中的所述第一触点接触。7.根据权利要求1所述的方法，其中沉积所述导电材料以形成所述柱进一步包括：使用所述导电材料来填充所述第一开口。8.根据权利要求1所述的方法，其中沉积所述导电材料以形成所述柱进一步包括：使用所述导电材料的保形层来部分填充所述第一开口。9.根据权利要求1所述的方法，其进一步包括：形成穿过所述第一电介质层、所述导电层及所述第二电介质层的沟槽；及沉积接触所述沟槽的第一侧壁及第二侧壁的保形层，其中所述第一硫属化物组件及所述第二硫属化物组件两者接触所述保形层。10.根据权利要求9所述的方法，其进一步包括：将与所述保形层、所述第一电介质层及所述第二电介质层接触的所述绝缘材料沉积到所述沟槽中，其中形成穿过所述绝缘材料的所述第一开口至少部分基于沉积所述绝缘材料。11.根据权利要求9所述的方法，其中形成穿过所述第一电介质层、所述导电层及所述
第二电介质层的所述沟槽包括：执行垂直蚀刻过程以垂直蚀刻所述沟槽；及在所述垂直蚀刻过程之后，执行水平蚀刻过程以在所述导电层中形成至少一个凹槽。12.根据权利要求9所述的方法，其中：由所述导电层形成的所述沟槽的侧壁的部分相对于由所述第一电介质层形成的所述沟槽的所述侧壁的部分凹进。13.根据权利要求1所述的方法，其进一步包括：形成延伸穿过衬底的多个触点，所述多个触点与多个数字线相关联；在所述衬底上形成所述第一电介质层；在所述第一电介质层上形成所述导电层，所述导电层经配置为字线板；及在所述导电层上形成所述第二电介质层，其中形成所述第一开口至少部分基于形成所述第二电介质层。14.根据权利要求1所述的方法，其中所述第一硫属化物组件包括用于第一自选择存储器单元的第一存储元件，且所述第二硫属化物组件包含用于第二自选择存储器单元的第二存储元件。15.根据权利要求1所述的方法，其进一步包括：在所述第二电介质层上形成第二导电层，所述第二导电层经配置为字线板；及在所述第二导电层上形成第三导电层，其中形成所述第一开口至少部分基于形成所述第三导电层。16.根据权利要求15所述的方法，其中与所述导电层及所述第二导电层相关联的存储器单元阵列包括三维存储器单元阵列。17.一种设备，其包括：字线板；多个存储元件对，所述多个存储元件对中的每一对包括接触所述字线板的第一壁的第一存储元件及接触所述字线板的第二壁的第二存储元件；多个柱对，其经配置为数字线以与所述字线板互动，所述多个柱对中的每一对包括与所述第一存储元件接触的第一柱及与所述第二存储元件接触的第二柱；及电介质材料，其延伸于所述多个柱对中的每一柱对之间且与所述多个柱对中的每一柱接触。18.根据权利要求17所述的设备，其进一步包括：多个触点，其与多个数字线相关联且...

【专利技术属性】
技术研发人员：P，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：