半导体元件及其制备方法技术

本公开提供一种半导体元件及其制备方法。该半导体元件具有一第一隔离层、一第二隔离层、一导电栓柱以及多个间隙子。该第一隔离层设置在一基底上。所述导电栓柱设置在该第一隔离层中，并穿经该第二隔离层。所述间隙子设置在所述导电栓柱的各侧壁上。在所述导电栓柱的各侧壁上。在所述导电栓柱的各侧壁上。

【技术实现步骤摘要】
半导体元件及其制备方法


[0001]本申请案主张2020年8月25日申请的美国正式申请案第17/002,278号的优先权及益处，该美国正式申请案的内容以全文引用的方式并入本文中。
[0002]本公开是关于一种半导体元件及其制备方法。特别是有关于一种具有着陆垫的半导体元件及其制备方法，该着陆垫具有至少一自对准选择性生长栓柱以及多个间隙子，所述间隙子设置在该自对准选择性生长栓柱的各侧壁上。

技术介绍

[0003]半导体产业在追求元件小型化方面面临许多挑战，其是包含纳米级特征的快速缩放。这些问题包括复杂制造步骤的导入以及高效能材料的整合，而所述复杂制造步骤是例如多个微影步骤。为了保持元件小型化的节奏，选择性沉积已显示出其潜力，因为它有可能通过简化整合方案来移除昂贵的所述微影步骤。
[0004]材料的选择性沉积可以不同方式实现。相对于另一个表面(金属或介电质)，化学前驱物可选择性地与一个表面反应。可调整多个制程参数，例如压力、基底温度、前驱物的分压及/或气体流量，以调整一特定表面反应的化学动能(chemical kinetics)。另一个可能的方案包含表面预处理，该处理可用于活化(activate)或去活化(deactivate)一进入的薄膜沉积前驱物所感兴趣的一表面。
[0005]多个自对准金属氧化物栓柱(Self
‑
aligned metal oxide pillars)可经由多个间隙填充金属膜(gap
‑
filled metal films)的氧化所形成。金属沉积在多个孔洞或多个沟槽的结构上，然后将其氧化以形成多个金属氧化物。在氧化期间的体积膨胀，是将一栓柱推出所述孔洞或所述沟槽。所述栓柱从下到上仅从金属选择性地生长。
[0006]在现有的具有一位元线上电容器(capacitor
‑
over
‑
bitline，COB)结构的DRAM(动态随机存取存储器)中，随着一埋入式接触窗(buried contact，BC)的一尺寸的缩减以及在深宽比(aspect ratio)的增加，是已提出了形成稳定的BC的技术，其是通过使用一着陆垫而不执行BC的蚀刻制程，以确保微影的对准边限(alignment margin)。一般而言，该技术是使用一单一制程以同时形成一位元线着陆垫以及一存储节点着陆垫，该位元线着陆垫用于连接到位元线，该存储节点着陆垫用于连接到一存储节点。这减少了在形成BC时的蚀刻制程中所需的蚀刻深度，并在蚀刻制程中确保了所需的对准边限。
[0007]然而，根据设计规则的进一步限制，由于整合度的增加，位在所述着陆垫之间的一间隙是减少到0.1mm。这使得大致上难以阻止一纵梁(stringer)或一桥接现象(bridge phenomenon)的发生。为了阻止由于设计规则的限制而产生纵梁(stringer)或桥接(bridge)现象，已经提出了一种方法，其是主要仅形成位元线的着陆垫，并且通过自对准而将存储节点的一BC直接连接到一半导体基底的主动区。
[0008]上文的「先前技术」说明仅是提供
技术介绍
，并未承认上文的「先前技术」说明揭示本公开的标的，不构成本公开的先前技术，且上文的「先前技术」的任何说明均不应作为本案的任一部分。

技术实现思路

[0009]本公开的一实施例提供一种半导体元件，具有一第一隔离层、一第二隔离层、一导电栓柱以及多个间隙子。该第一隔离层设置在一基底上。第二隔离层设置在该第一隔离层上。该导电栓柱设置在该第一隔离层中，并穿经该第二隔离层。所述间隙子设置在该导电栓柱的各侧壁上。
[0010]在一些实施例中，该半导体元件还包括一导电线，设置在该第一隔离层中，并位在该导电栓柱下。
[0011]在一些实施例中，该导电线的一上表面低于该第一隔离层的一表面。
[0012]在一些实施例中，该基底包含一半导体材料。
[0013]在一些实施例中，所述间隙子包含导电材料。
[0014]本公开的另一实施例提供一种半导体元件的制备方法。该制备方法包括：形成一第一隔离层在一基底上；形成多个凹陷在该第一隔离层中；形成一导电线在至少一凹陷中；形成一自对准选择性生长栓柱在该导电线上；选择性形成多个间隙子在所述自对准选择性生长栓柱的各侧壁上；沉积一第二隔离层，以填充满溢在两相邻自对准选择性生长栓柱之间的各间隙；移除在所述自对准选择性生长栓柱上的该第二隔离层；移除所述自对准选择性生长栓柱，以形成多个沟槽；以及沉积一导电材料在所述沟槽中。
[0015]在一些实施例中，形成多个凹陷在该第一隔离层中的该步骤，是通过一蚀刻制程所执行。
[0016]在一些实施例中，形成该导电线在该至少一凹陷中的该步骤，还包括：沉积一导电层在所述凹陷中；平坦化该导电层到该第一隔离层的一表面；以及凹陷该导电层到低于该第一隔离层的该表面，以形成该导电线。
[0017]在一些实施例中，在形成该自对准选择性生长栓柱在该导电线上的该步骤中，该自对准选择性生长栓柱的一顶部高于该第一隔离层的该表面。
[0018]在一些实施例中，在该自对准选择性生长栓柱的该顶部与该第一隔离层的该表面之间的一高度，是近似介于大约到大约10μm之间。
[0019]在一些实施例中，该半导体元件的制备方法还包括在形成该自对准选择性生长栓柱在该导电线上的该步骤之前，暴露该第一隔离层在一碳前驱物中。
[0020]在一些实施例中，选择性形成所述间隙子在所述自对准选择性生长栓柱的各侧壁上的该步骤，还包括：沉积一导电层在该第一隔离层的该表面上、在该自对准选择性生长栓柱的该顶部上，以及在该自对准选择性生长栓柱的各侧壁上；以及移除在该第一隔离层的该表面上以及在该自对准选择性生长栓柱的该顶部上的该导电层。
[0021]在一些实施例中，移除在该第一隔离层的该表面上以及在该自对准选择性生长栓柱的该顶部上的该导电层的该步骤，是通过一间隙子蚀刻制程所执行。
[0022]在一些实施例中，在选择性形成所述间隙子在所述自对准选择性生长栓柱上的该步骤之后，所述自对准选择性生长栓柱通过所述间隙而分开设置。
[0023]在一些实施例中，移除在该自对准选择性生长栓柱上的该隔离层的该步骤，是通过一化学机械平坦化(chemical
‑
mechanical planarization)所执行。
[0024]在一些实施例中，在移除所述自对准选择性生长栓柱上的该第二隔离层的该步骤之后，该第二隔离层的一顶部是齐平或稍微低于该自对准选择性生长栓柱的该顶部。
[0025]在一些实施例中，移除所述自对准选择性生长栓柱以形成所述沟槽的该步骤，是通过一蚀刻制程所执行。
[0026]在一些实施例中，该蚀刻制程为一或多个干蚀刻或湿蚀刻。
[0027]在一些实施例中，所述自对准选择性生长栓柱大致从所述凹陷的导电线的各上表面正交地延伸。
[0028]在一些实施例中，在沉积该导电材料在所述沟槽中的该步骤之后，还包本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体元件，包括：一第一隔离层，设置在一基底上；一第二隔离层，设置在该第一隔离层上；一导电栓柱，设置在该第一隔离层中，并穿经该第二隔离层；以及多个间隙子，设置在该导电栓柱的各侧壁上。2.如权利要求1所述的半导体元件，还包括一导电线，设置在该第一隔离层中，并位在该导电栓柱下。3.如权利要求2所述的半导体元件，其中该导电线的一上表面低于该第一隔离层的一表面。4.如权利要求1所述的半导体元件，其中该基底包含一半导体材料。5.如权利要求1所述的半导体元件，其中所述间隙子包含导电材料。6.一种半导体元件的制备方法，包括：形成一第一隔离层在一基底上；形成多个凹陷在该第一隔离层中；形成一导电线在至少一凹陷中；形成一自对准选择性生长栓柱在该导电线上；选择性形成多个间隙子在所述自对准选择性生长栓柱的各侧壁上；沉积一第二隔离层，以填充满溢在两相邻自对准选择性生长栓柱之间的各间隙；移除在所述自对准选择性生长栓柱上的该第二隔离层；移除所述自对准选择性生长栓柱，以形成多个沟槽；以及沉积一导电材料在所述沟槽中。7.如权利要求6所述的半导体元件的制备方法，其中形成多个凹陷在该第一隔离层中的步骤，是通过一蚀刻制程所执行。8.如权利要求6所述的半导体元件的制备方法，其中形成该导电线在该至少一凹陷中的步骤，还包括：沉积一导电层在所述凹陷中；平坦化该导电层到该第一隔离层的一表面；以及凹陷该导电层到低于该第一隔离层的该表面，以形成该导电线。9.如权利要求8所述的半导体元件的制备方法，其中在形成该自对准选择性生长栓柱在该导电线上的步骤中，该自对准选择性生长栓柱的一顶部高于该第一隔离层的该表面。10.如权利要求9所述的半导体元件的制备方法，其中在该自对准选择性生长栓柱的该顶部与该第一隔离层的该表面之间的一高度，是近似介于大约到大约10μm之间。11.如权利要求9所述的半导体元件...

【专利技术属性】
技术研发人员：吴智琮，
申请(专利权)人：南亚科技股份有限公司，
类型：发明
国别省市：