具有气隙的互连结构及方法技术

本发明专利技术针对具有气隙的互连结构制备工艺复杂的问题，提出了一种具有气隙的互连结构，包括：第一介质层，所述第一介质层设置有第一凹槽，所述第一凹槽内具有第一金属；第二介质层，形成在第一介质层上表面，所述第二层间介质层具有第二凹槽，所述第二凹槽底部设置有第一通孔，所述第二凹槽和第一通孔内具有第二金属，所述第二金属与所述第一金属电性导通；其中，所述第二介质层还具有气隙，所述气隙设置在相邻的两个第二金属之间；气隙封盖层，形成在所述第二介质层上，所述气隙封盖层用于将所述气隙顶部的开口封盖。本发明专利技术提供的具有气隙的互连结构，能够将通孔和气隙一并刻蚀完成且不需要后续单独处理工艺，工艺过程简单。工艺过程简单。工艺过程简单。

【技术实现步骤摘要】
具有气隙的互连结构及方法


[0001]本专利技术涉及半导体器件
，尤其涉及一种具有气隙的互连结构及方法。

技术介绍

[0002]对于半导体器件的速度和功能的日益增长的需求，使半导体器件的集成度不断增加。由于器件的高集成度，金属线的宽度和线之间的间隔变窄，容易在在金属线之间产生寄生电容，寄生电容的产生容易使器件的功能降低。通常，主要使用在层间绝缘膜上沉积具有低介电常数的材料的方法来减少在金属线之间产生的寄生电容。形成气隙的方法包括形成气隙图案，用牺牲材料填充气隙，在金属布线后将其移除，以及在金属布线后为形成气隙进行单独的光刻和湿法刻蚀过程，以消除层间绝缘膜。

技术实现思路

[0003]本专利技术提供的具有气隙的互连结构及方法，能够使气隙与通孔同时形成，工艺过程简单。
[0004]第一方面，本专利技术一种具有气隙的互连结构，包括：
[0005]第一介质层，所述第一介质层设置有第一凹槽，所述第一凹槽内具有第一金属；
[0006]第二介质层，形成在第一介质层上表面，所述第二层间介质层具有第二凹槽，所述第二凹槽底部设置有第一通孔，所述第二凹槽和第一通孔内具有第二金属，所述第二金属与所述第一金属电性导通；其中，所述第二介质层还具有气隙，所述气隙设置在相邻的两个第二金属之间；
[0007]气隙封盖层，形成在所述第二介质层上，所述气隙封盖层用于将所述气隙顶部的开口封盖。
[0008]可选地，所述第一介质层和所述第二介质层之间具有阻挡层，所述阻挡层上设置有对应于所述第一通孔的第二通孔，所述第一通孔内的第二金属贯穿所述第二通孔与所述第一金属电性导通。
[0009]可选地，所述气隙封盖层由等离子体增强化学气相沉积方法形成的硅烷基的氧化物或正硅酸乙酯基的氧化物形成；所述气隙封盖层封盖于所述气隙顶部开口，以使所述气隙形成密闭的空腔。
[0010]本专利技术提供的具有气隙的互连结构，将气隙的刻蚀和通孔的刻蚀在同一步骤中完成，完成后将气隙进行封盖，从而，在后续沉积其他层材料时，不会对气隙结构造成影响。因此，本专利技术的具有气隙的互连结构能够使气隙和通孔同时形成，不增加其他工艺步骤。
[0011]第二方面，本专利技术提供一种具有气隙的互连方法，包括：
[0012]提供待刻蚀的层叠结构，所述层叠结构包括由下向上依次层叠设置的第一介质层、阻挡层、第二介质层和第一掩膜；其中所述第一介质层具有第一凹槽，所述第一凹槽内具有第一金属；
[0013]将所述第一掩膜进行图案化处理，以形成图案化的第一掩膜；
[0014]依据所述图案化的第一掩膜，对所述第二介质层进行刻蚀，以形成第一通孔和气隙；
[0015]去除所述图案化的第一掩膜；
[0016]在所述第一介质层上表面形成气隙封盖层，以封盖所述气隙的上部开口；
[0017]对所述第二介质层继续进行刻蚀形第二成凹槽；
[0018]在所述第一通孔和所述第二凹槽内沉积第二金属，以使所述第二金属与所述第一金属电性导通；所述气隙位于相邻的两个所述第二金属之间。
[0019]可选地，所述气隙封盖层由等离子体增强化学气相沉积方法形成的硅烷基的氧化物或正硅酸乙酯基的氧化物形成；所述气隙封盖层封盖于所述气隙顶部开口，以使所述气隙形成密闭的空腔。
[0020]可选地，所述对所述第二介质层进行刻蚀，以形成第一通孔和气隙之前还包括：
[0021]在所述图案化的第一掩膜上沉积第二掩膜层，以调节所述第一掩膜图案的尺寸。
[0022]可选地，所述第二掩膜层的厚度小于所述气隙尺寸的49％。
[0023]可选地，所述第二掩膜层采用原子层沉积技术形成对所述图案化的第一掩膜的台阶覆盖。
[0024]可选地，在所述图案化的第一掩膜中的气隙的图案尺寸，小于所述第一通孔尺寸的49％。
[0025]可选地，所述第一掩膜为硬掩膜或光刻胶。
[0026]本专利技术提供的具有气隙的互连方法，将气隙的刻蚀和通孔的刻蚀在同一步骤中完成，完成后将气隙进行封盖，从而，在后续沉积其他层材料时，不会对气隙结构造成影响。因此，本专利技术的具有气隙的互连方法能够使气隙和通孔同时形成，不增加其他工艺步骤。
附图说明
[0027]图1为本专利技术一实施例具有气隙的互连结构的示意图；
[0028]图2a-图2e为本专利技术一实施例具有气隙的互连方法的工艺过程示意图。
具体实施方式
[0029]以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
[0030]在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
[0031]在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
[0032]本实施例提供一种具有气隙32的互连结构，如图1所示，包括：第一介质层1，第一介质层1设置有第一凹槽，第一凹槽内具有第一金属11；第二介质层3，形成在第一介质层1上表面，第二层间介质层具有第二凹槽33，第二凹槽33底部设置有第一通孔31，第二凹槽33和第一通孔31内具有第二金属(图中未示出)，第二金属(图中未示出)与第一金属11电性导通；其中，第二介质层3还具有气隙32，气隙32设置在相邻的两个第二金属(图中未示出)之间；气隙封盖层6，形成在第二介质层3上，气隙封盖层6用于将气隙32顶部的开口封盖。
[0033]在本实施例中，第一介质层1可以形成于衬底之上，例如可以是硅、硅锗、化合物半导体等，衬底上可以形成有器件层，例如MOSFET、DRAM或者NAND器件。第一介质层1可以为接触层，其中的第一金属11连接到MOSFET的源漏区，第一介质层1也可以为金属层，其中的第一金属11连接到下面的金属层。第二介质层3为low-k介质层，作为可选地实施方式，可以为氧化硅、氟掺杂的氧化硅、碳掺杂的氧化硅、氮化硅、氮掺杂的碳化硅中的一种或者多种，作为一种具体的可选实施方式，第二介质层3可以为氮掺杂的碳化硅/碳掺杂的氧化硅/氧化硅多层叠层结构。在第一介质层1中，通过开设第一凹槽为第一金属11提供沉积的位置，第一金属11沉积在第一凹槽内。在第二介质层3上，通过开设通孔和凹槽来为第二金属(图中未示出)提供沉积的位置，将第二金属(图中未示出)沉积在通孔和凹槽内，使第二金属(图中未示出)与第一金属11形成电性连接，在相邻的两个本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种具有气隙的互连结构，其特征在于，包括：第一介质层，所述第一介质层设置有第一凹槽，所述第一凹槽内具有第一金属；第二介质层，形成在第一介质层上表面，所述第二层间介质层具有第二凹槽，所述第二凹槽底部设置有第一通孔，所述第二凹槽和第一通孔内具有第二金属，所述第二金属与所述第一金属电性导通；其中，所述第二介质层还具有气隙，所述气隙设置在相邻的两个第二金属之间；气隙封盖层，形成在所述第二介质层上，所述气隙封盖层用于将所述气隙顶部的开口封盖。2.如权利要求1所述具有气隙的互连结构，其特征在于，所述第一介质层和所述第二介质层之间具有阻挡层，所述阻挡层上设置有对应于所述第一通孔的第二通孔，所述第一通孔内的第二金属贯穿所述第二通孔与所述第一金属电性导通。3.如权利要求1所述具有气隙的互连结构，其特征在于，所述气隙封盖层由等离子体增强化学气相沉积方法形成的硅烷基的氧化物或正硅酸乙酯基的氧化物形成；所述气隙封盖层封盖于所述气隙顶部开口，以使所述气隙形成密闭的空腔。4.一种具有气隙的互连方法，其特征在于，包括：提供待刻蚀的层叠结构，所述层叠结构包括由下向上依次层叠设置的第一介质层、阻挡层、第二介质层和第一掩膜；其中所述第一介质层具有第一凹槽，所述第一凹槽内具有第一金属；将所述第一掩膜进行图案化处理，以形成图案化的第一掩膜；依据所述图案化的第一掩膜，对...

【专利技术属性】
技术研发人员：金廷修，高建峰，刘卫兵，杨涛，李俊峰，王文武，
申请(专利权)人：真芯北京半导体有限责任公司，
类型：发明
国别省市：