集成启动装置的MOSFET结构及制造方法制造方法及图纸

本发明专利技术公开了一种集成启动装置的MOSFET及方法，其中，N

【技术实现步骤摘要】
集成启动装置的MOSFET结构及制造方法


[0001]本专利技术涉及半导体器件
，尤其涉及一种集成启动装置的MOSFET及方法。

技术介绍

[0002]传统AC
‑
DC开关电源中的启动电路和控制电路集成在一起构成电源的控制电路，在系统待机过程中启动电路一直存在损耗，造成系统待机功耗比较大，无法满足日益严格的能效要求。同时将启动电路和控制电路集成在一起使电路对工艺的选择有局限性，工艺复杂，制造成本较高。
[0003]在
技术介绍
部分中公开的上述信息仅仅用于增强对本专利技术背景的理解，因此可能包含不构成本领域普通技术人员公知的现有技术的信息。

技术实现思路

[0004]本专利技术的目的是提供一种集成启动装置的MOSFET及其方法，克服现有缺陷，使得AC
‑
DC开关电源系统符合低能效要求，并在降低控制电路的制造成本的同时，在MOSFET的漏极到MOSFET的多晶硅栅极之间集成至少一个多晶硅电阻，作为电源系统的启动电阻从而实现启动电路和控制电路的优化。
[0005]为了实现上述目的，本专利技术提供一种集成启动装置的MOSFET包括，其包括：
[0006]N+衬底1，其包括MOSFET的漏极12；
[0007]N
‑
外延层2，其层叠于所述N+衬底1的上表面以形成第一导电区，其中，所述第一导电区蚀刻有多个间隔排列的沟槽；
[0008]多个P柱3，所述P柱3生成于所述沟槽以形成第二导电区，所述第二导电区和第一导电区交替排列，其中，所述第二导电区和第一导电区交替排列的区域上方化学气相淀积一层第二N
‑
外延层14；
[0009]多个P阱4，其经由P型离子注入于所述第二N
‑
外延层14形成；
[0010]场氧化层5，其热氧化形成于所述第二N
‑
外延层14上方，所述场氧化层5的部分区域经由湿法蚀刻限定出MOSFET的有源区；
[0011]MOSFET的栅氧化层6，其生成于MOSFET的有源区；
[0012]MOSFET的多晶硅栅极7，其淀积于所述MOSFET的栅氧化层6上；
[0013]多个多晶硅电阻8，其淀积于所述场氧化层5上，所述多晶硅电阻8一端与所述MOSFET的多晶硅栅极7电性连接，所述多晶硅电阻8另一端与所述MOSFET的漏极12电性连接；
[0014]源极N+9，其在所述MOSFET的有源区的第二N
‑
外延层14经由离子注入而成；
[0015]中间介质层13，其层叠于MOSFET的有源区、MOSFET的栅氧化层6、多个多晶硅电阻8及MOSFET的多晶硅栅极7上，其中，所述中间介质层13蚀刻有多个接触孔10；
[0016]MOSFET的源极11，其在所述接触孔10中经由离子注入后气相淀积金属形成。
[0017]优选的，所述多晶硅电阻8的数量大于等于10。
[0018]此外，本专利技术还提供一种制造所述集成启动装置的MOSFET的方法，包括以下步骤：
[0019]S100、提供N+衬底1，并在N+衬底1的上表面层叠N
‑
外延层2以形成第一导电区；
[0020]S200、在N
‑
外延层2上光刻限定沟槽区域，通过干法蚀刻工艺对沟槽区域蚀刻以形成多个间隔排列的沟槽，并在多个所述沟槽中化学气相淀积P型外延后通过化学机械研磨工艺去除顶部多余的P型外延以形成多个P柱3，其中，多个所述P柱3构成第二导电区，并且，在第二导电区和第一导电区交替排列的区域上化学气相淀积一层第二N
‑
外延层14，并对第二N
‑
外延层14进行光刻以限定出P型离子注入区域，再对P型离子注入区域进行离子注入形成P阱4；
[0021]S300、在第二N
‑
外延层(14)整体表面上通过热氧化工艺形成场氧化层5，并在场氧化层5的部分区域经由湿法蚀刻限定出MOSFET的有源区，之后，去除MOSFET的有源区的场氧化层5，然后在去除了场氧化层5的MOSFET的有源区的第二N
‑
外延层14表面上进行第二次热氧化工艺形成MOSFET的栅氧化层6；
[0022]S400、在场氧化层5和MOSFET的栅氧化层6上淀积未掺杂的多晶硅形成MOSFET的栅氧化层6上的MOSFET的多晶硅栅极7以及形成场氧化层5上的多个多晶硅电阻8；
[0023]S500、离子注入所述MOSFET的有源区的第二N
‑
外延层14，再进行热退火对注入离子进行激活以形成源极N+9；
[0024]S600、在MOSFET的有源区、MOSFET的栅氧化层6、多个多晶硅电阻8及MOSFET的多晶硅栅极7上，用化学气相淀积工艺淀积无掺杂的硅玻璃和含有硼磷的硅玻璃形成中间介质层13，并且，在中间介质层13上干法蚀刻出多个接触孔10，然后，在所述接触孔中经由离子注入后气相淀积金属形成MOSFET的源极11。
[0025]优选的，MOSFET的多晶硅栅极的沟槽宽度为4
‑
7μm，沟槽深度为30
‑
45μm。
[0026]优选的，MOSFET的栅氧化层的厚度为1000
‑
1200A。
[0027]优选的，源极N+注入区域采用的离子注入杂质类型为砷，能量在60
‑
100KeV，注入剂量在4E15
‑
8E15/cm2。
[0028]优选的，对N+衬底进行减薄并蒸镀金属形成MOSFET的漏极。
[0029]在上述技术方案中，本专利技术提供的一种集成启动装置的MOSFET及方法，具有以下有益效果：本专利技术通过在MOSFET中集成多个多晶硅电阻作为启动电阻，在不显著增加MOSFET面积的情况下实现了系统快速启动，并降低了系统的损耗及系统的成本。同时，本专利技术在不增加光罩及其成本的情况下实现MOSFET附带多晶硅电阻，通过淀积不掺杂的多晶硅后再进行无光罩的离子注入退火，后续用SN的光罩通过离子注入降低元胞区的MOSFET的多晶硅栅极的电阻，保持了多晶硅的高阻，且最终在不显著增加MOSFET工艺制造成本的情况下实现，进一步降低了芯片的制造成本。
附图说明
[0030]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术中记载的一些实施例，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。
[0031]图1是本专利技术一个实施例的集成启动装置的MOSFET的示意图；
[0032]图2是本专利技术一个实施例中用于制造集成启动装置的MOSFET的方法中，生成交替
排列的第一导电区和第二导电区的示意图；
[0033]图3是本专利技术一个实施例中用于制造集成启动装置的MOSFET的方法中，生成P阱的示意图；
[0034]本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成启动装置的MOSFET，其特征在于，其包括，N+衬底(1)，其包括MOSFET的漏极(12)；N
‑
外延层(2)，其层叠于所述N+衬底(1)的上表面以形成第一导电区，其中，所述第一导电区蚀刻有多个间隔排列的沟槽；多个P柱(3)，所述P柱(3)生成于所述沟槽以形成第二导电区，所述第二导电区和第一导电区交替排列，其中，所述第二导电区和第一导电区交替排列的区域上方化学气相淀积一层第二N
‑
外延层(14)；多个P阱(4)，其经由P型离子注入于所述第二N
‑
外延层(14)形成；场氧化层(5)，其热氧化形成于所述第二N
‑
外延层(14)上方，所述场氧化层(5)的部分区域经由湿法蚀刻限定出MOSFET的有源区；MOSFET的栅氧化层(6)，其生成于MOSFET的有源区；MOSFET的多晶硅栅极(7)，其淀积于所述MOSFET的栅氧化层(6)上；多个多晶硅电阻(8)，其淀积于所述场氧化层(5)上，所述多晶硅电阻(8)一端与所述MOSFET的多晶硅栅极(7)电性连接，所述多晶硅电阻(8)另一端与所述MOSFET的漏极(12)电性连接；源极N+(9)，其在所述MOSFET的有源区的第二N
‑
外延层(14)经由离子注入而成；中间介质层(13)，其层叠于MOSFET的有源区、MOSFET的栅氧化层(6)、多个多晶硅电阻(8)及MOSFET的多晶硅栅极(7)上，其中，所述中间介质层(13)蚀刻有多个接触孔(10)；MOSFET的源极(11)，其在所述接触孔(10)中经由离子注入后气相淀积金属形成。2.根据权利要求1所述的一种集成启动装置的MOSFET，其特征在于，优选的，所述多晶硅电阻(8)的数量大于等于10。3.一种用于制造权利要求1
‑
2中任一项所述集成启动装置的MOSFET的方法，其特征在于，其包括以下步骤：S100、提供N+衬底(1)，并在N+衬底(1)的上表面层叠N
‑
外延层(2)以形成第一导电区；S200、在N
‑
外延层(2)上光刻限定沟槽区域，通过干法蚀刻工艺对沟槽区域蚀刻以形成多个间隔排列的沟槽，并在多个所述沟槽中化学气相淀积P型外延后通过化学机械研磨工艺去除顶部多余的P型外延以形成多个P柱(3)，...

【专利技术属性】
技术研发人员：徐永年，杨世红，
申请(专利权)人：陕西亚成微电子股份有限公司，
类型：发明
国别省市：