半导体器件制造技术

本发明专利技术公开了一种半导体器件，该半导体器件包括：半导体衬底，其上形成有场氧化层，半导体衬底具有第一导电类型；电阻层，形成在场氧化层之上，具有高电位连接端和低电位连接端；深阱，形成在所述半导体衬底中，电阻层位于所述深阱之上的区域，深阱具有第二导电类型，第二导电类型与第一导电类型相反；深阱引出端，形成在所述深阱中；衬底引出端，形成在所述半导体衬底中，并且位于所述深阱之外；高电位连接端和深阱引出端连接至高电位焊盘，低电位连接端和衬底引出端连接至低电位焊盘。根据本发明专利技术实施例高压分压电阻无需额外加厚的场氧化层，因此减少了相应的工艺步骤，并且耐压测试可重复，且不会导致场氧化层损坏或者测试针卡烧毁。烧毁。烧毁。

【技术实现步骤摘要】
半导体器件


[0001]本专利技术涉及半导体
，具体而言涉及一种半导体器件。

技术介绍

[0002]目前在BCD(Bipolar-CMOS-DMOS)工艺中实现超高压分压电阻的应用需求越来越广泛。目前的超高压电阻的设计方法一般是在一层很厚的场氧化层(FOX，Field Oxide)上做多晶电阻，其要求场氧化层的厚度能够承受700V甚至以上的耐压需求。为了实现这个目的，工艺上需要多做一层光刻，用湿氧氧化来生长一层以上的场氧化层。这种方法不仅使得工艺成本和流通时间都增加了不少，而且对场氧化层的厚度和绝缘性都提出了很高的要求。另外这种结构的电阻的耐压测试属于场氧化层的热电击穿，而一般击穿后场氧化层会被损坏，且是一种不可逆的损伤；另外高电压下场氧化层损伤后的突然短路很容易烧毁测试针卡，这将造成测试针卡的过度消耗。

技术实现思路

[0003]为了解决上述问题中的至少一个而提出了本专利技术。具体地，本专利技术一方面提供一种半导体器件，其包括：
[0004]半导体衬底，所述半导体衬底上形成有场氧化层，所述半导体衬底具有第一导电类型；
[0005]电阻层，所述电阻层形成在所述场氧化层之上，所述电阻层具有高电位连接端和低电位连接端；
[0006]深阱，所述深阱形成在所述半导体衬底中，所述电阻层位于所述深阱之上的区域，所述深阱具有第二导电类型，所述第二导电类型与所述第一导电类型相反；
[0007]深阱引出端，所述深阱引出端形成在所述深阱中；
[0008]衬底引出端，所述衬底引出端形成在所述半导体衬底中，并且位于所述深阱之外；
[0009]其中，所述高电位连接端和所述深阱引出端连接至高电位焊盘，所述低电位连接端和所述衬底引出端连接至低电位焊盘。
[0010]在本专利技术一实施例中，还包括：
[0011]第一阱区，所述第一阱区形成在所述深阱中，并且具有第二导电类型，所述深阱引出端形成在所述第一阱区中。
[0012]在本专利技术一实施例中，还包括：
[0013]第二阱区，所述第二阱区包括形成在所述深阱中的第一区域和形成在所述深阱之外的第二区域，所述第一区域和所述第二区域电连接，所述第二阱区具有第一导电类型，所述衬底引出端形成在所述第二区域中。
[0014]在本专利技术一实施例中，所述电阻层呈环状结构。
[0015]在本专利技术一实施例中，所述电阻层包括依次首尾相接的多圈电阻线。
[0016]在本专利技术一实施例中，所述深阱引出端形成在所述环状结构的中心区域。
[0017]在本专利技术一实施例中，所述高电位连接端位于所述电阻线处于靠近所述环状结构中心的一侧，所述低电位连接端位于所述电阻线处于靠近所述环状结构边缘的一侧。
[0018]在本专利技术一实施例中，所述衬底引出端呈环状结构，且环绕所述深阱设置。
[0019]在本专利技术一实施例中，所述第一导电类型为P型，所述第二导电类型为N型。
[0020]在本专利技术一实施例中，所述深阱引出端为N+注入区，所述衬底引出端为P+注入区。
[0021]在本专利技术一实施例中，所述电阻层采用多晶硅制作。
[0022]在本专利技术一实施例中，，所述场氧化层的厚度为所述半导体衬底包括晶体管区域和电阻区域，所述晶体管区域中的所述场氧化层的厚度与所述电阻区域中的所述场氧化层的厚度相同。
[0023]根据本专利技术的半导体器件，通过增加一个与衬底导电类型相反的深阱，并将深阱与电阻层的高电位连接端短接，将所述衬底与所述电阻层的低电位连接端连接至低电位，这样相当于在电阻方向上并联的了高压PN二极管，将高电电阻下的场氧化层承受的高电场和耐压转移到了深阱和衬底的耗尽层内，因此无需使用厚度很多的场氧化层，减少了之前形成厚场氧化层的工艺步骤，并且由于新结构的PN结雪崩击穿属于可逆过程，与目前的场氧化层热击穿相比，不会烧毁测试针卡。
[0024]本专利技术再一方面提供一种电子装置，其包括如上所述的半导体器件以及与所述半导体器件相连接的电子组件。
[0025]本专利技术提出的电子装置，由于具有上述半导体器件，因而具有类似的优点。
附图说明
[0026]为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
[0027]图1示出目前一种高压电阻结构的示意性剖面图；
[0028]图2示出图1所示高压电阻结构的示意性布图；
[0029]图3示出根据本专利技术一实施例的高压电阻结构的示意性剖面图；
[0030]图4示出根据本专利技术一实施例的高压电阻结构的示意性布图。
具体实施方式
[0031]在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。
[0032]应当理解的是，本专利技术能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本专利技术的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大自始至终相同附图标记表示相同的元件。
[0033]应当明白，当元件或层被称为“在
…
上”、“与
…
相邻”、“连接到”或“耦合到”其它元
件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在
…
上”、“与
…
直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本专利技术教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
[0034]空间关系术语例如“在
…
下”、“在
…
下面”、“下面的”、“在
…
之下”、“在
…
之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在
…
下面”和“在
…
下”可包括上和下两个取向。本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，其特征在于，包括：半导体衬底，所述半导体衬底上形成有场氧化层，所述半导体衬底具有第一导电类型；电阻层，所述电阻层形成在所述场氧化层之上，所述电阻层具有高电位连接端和低电位连接端；深阱，所述深阱形成在所述半导体衬底中，所述电阻层位于所述深阱之上的区域，所述深阱具有第二导电类型，所述第二导电类型与所述第一导电类型相反；深阱引出端，所述深阱引出端形成在所述深阱中；衬底引出端，所述衬底引出端形成在所述半导体衬底中，并且位于所述深阱之外；其中，所述高电位连接端和所述深阱引出端连接至高电位焊盘，所述低电位连接端和所述衬底引出端连接至低电位焊盘。2.根据权利要求1所述的半导体器件，其特征在于，还包括：第一阱区，所述第一阱区形成在所述深阱中，并且具有第二导电类型，所述深阱引出端形成在所述第一阱区中。3.根据权利要求2所述的半导体器件，其特征在于，还包括：第二阱区，所述第二阱区包括形成在所述深阱中的第一区域和形成在所述深阱之外的第二区域，所述第一区域和所述第二区域...

【专利技术属性】
技术研发人员：冒义祥，张兰，周俊芳，韩晨彬，
申请(专利权)人：无锡华润上华科技有限公司，
类型：发明
国别省市：