本发明专利技术提供了一种带短路测试的芯片老化测试系统及测试方法，用于解决现有芯片老化测试方法中没有验证芯片在长期工作下的短路保护能力，以及现有短路测试方法一次只能完成少量芯片的短路测试，且容易发生炸片、起火等技术问题。本发明专利技术提供的老化测试系统，将各待测芯片安装在相应的测试座上，并将短路器件安装在待测芯片的输出端；控制单元重复控制各待测芯片依次正常工作和短路测试，并通过输出信号判断其工作状态，以决定是否对该待测芯片继续测试；控制单元同时采集待测芯片的短路电流和工作电压，并记录各待测芯片的短路周期、短路保护次数以及待测芯片编号，在老化测试中同时验证了待测芯片的短路保护性能。
【技术实现步骤摘要】
本专利技术涉及芯片测试，尤其涉及一种带短路测试的芯片老化测试系统及测试方法。
技术介绍
1、部分芯片在封装完毕后，可能会存在一些潜在缺陷，这些缺陷会导致芯片性能不稳定或功能缺失，因此，芯片在正式使用前需要进行老化测试。老化测试通常根据测试环境分为常温老化和高温老化，同时根据测试形式又分为脉冲老化和持续工作老化。老化测试通常指在一定时间内，将芯片置于一定的温度下，再施加特定的电压，加速芯片老化，使芯片可靠性提前度过早期失效期，直接到达偶然失效期(故障偶发期)，以保证芯片工作性能的稳定性和可靠性。
2、在芯片输出短路时，芯片内部会流过大电流，由于大电流会烧坏芯片及相关器件，因此芯片内部通常都设有短路保护电路。短路测试就是人为将正常工作的芯片输出对地短路，验证其在短路状态下是否可以进入短路保护状态，防止电流过大烧坏芯片。
3、目前，现有的芯片老化测试系统和方法中没有验证芯片在长期工作下的短路保护能力，同时现有的短路测试系统和方法一次只能完成少量芯片的短路保护测试，且在短路保护功能异常时容易发生炸片、起火等问题。
技术实现思路
1、本专利技术的目的在于解决现有的芯片老化测试系统和方法中没有验证芯片在长期工作下的短路保护能力，以及现有的短路测试系统和方法一次只能完成少量芯片的短路保护测试，且在短路保护功能异常时容易发生炸片、起火等技术问题，而提供一种带短路测试的芯片老化测试系统及测试方法。
2、为了实现上述目的，本专利技术提供的技术解决方案如下：
<
p>3、一种带短路测试的芯片老化测试系统，其特殊之处在于，包括测试单元、控制单元、显示单元以及供电单元；4、所述测试单元包括m个测试座、负载电阻、m个短路器件、储能模块以及电流传感器；m个待测芯片分别安装在m个所述测试座内；
5、所述负载电阻的一端分别连接m个接待测芯片的输出端，另一端接地，用于在正常工作时向各待测芯片加入负载；m个所述短路器件设置在相应待测芯片的输出端与地之间；
6、所述储能模块，用于储存能量并向m个待测芯片提供短路电压和短路电流；
7、所述控制单元的第一输出端分别连接m个待测芯片的使能输入端，用于使各待测芯片正常工作，其第二输出端用于分别向m个短路器件施加控制电压使其导通，以对各待测芯片进行短路测试；
8、所述电流传感器串接在供电单元和m个测试座之间，用于测量测试座内各待测芯片的短路电流；
9、所述控制单元的输入端分别连接各待测芯片的输出端、各待测芯片的电压输入端以及电流传感器的输出端，用于采集并记录各待测芯片的工作状态、工作电压和短路电流，同时，记录各待测芯片的短路周期、短路保护次数以及待测芯片编号；
10、所述显示单元的输入端连接控制单元的第三输出端，用于输出待测芯片的短路电流、短路周期、短路保护次数、待测芯片编号及工作状态；
11、所述供电单元，用于分别向储能模块、待测芯片、控制单元以及显示单元提供工作所需的电源电压。
12、进一步地，所述测试单元还包括放电电阻和开关；
13、所述放电电阻并联在储能模块两端，用于在测试系统关闭时泄放储能模块中的剩余能量；
14、所述开关用于实现放电电阻与负载电阻的切换。
15、进一步地，还包括pcb板；
16、m个所述测试座通过插针安装在pcb板上表面，储能模块、电流传感器以及开关安装在pcb板上表面，负载电阻、放电电阻以及m个短路器件分别安装在pcb板下表面，且m个短路器件与m个待测芯片一一对应设置。
17、进一步地，所述供电单元包括设置在pcb板上的供电接口和电源转化模块；
18、所述供电接口用于与外部电源连接，其第一输出端用于分别向储能模块、待测芯片提供工作所需的电源电压；
19、所述电源转化模块的输入端连接供电接口的第二输出端，用于对供电接口输入的初始电压进行转换，其输出端分别连接控制单元和显示单元，用于分别向控制单元和显示单元提供工作所需的电源电压。
20、进一步地，所述短路器件为mos管或igbt器件。
21、进一步地，所述控制单元包括微处理器和信号处理模块；
22、所述信号处理模块包括多个移位寄存器；
23、所述微处理器的输入端分别连接各待测芯片的输出端、各待测芯片的电压输入端以及电流传感器的输出端，其输出端分别连接多个移位寄存器的输入端；多个所述移位寄存器的第一输出端连接相应待测芯片的使能输入端，第二输出端连接相应短路器件的电压控制端口；微处理器根据待测芯片的工作状态发出控制信号，以控制移位寄存器向相应的待测芯片和短路器件发出驱动信号。
24、进一步地，所述显示单元上设置有第一按键、第二按键、第三按键以及第四按键；
25、所述第一按键用于增大短路周期，第二按键用于减小短路周期，第三按键用于对调整后的短路周期进行确认，第四按键用于清零系统数据；
26、所述显示单元具有掉电数据存储功能。
27、进一步地，所述储能模块包括多个并联的充电电容。
28、进一步地，所述电流传感器采用霍尔传感器。
29、本专利技术还提供了一种带短路测试的芯片老化测试方法，其特殊之处在于，包括以下步骤：
30、1】搭建上述的一种带短路测试的芯片老化测试系统；
31、2】通过供电单元向m个待测芯片、储能模块、显示单元以及控制单元分别供电；
32、3】控制单元向m个待测芯片的使能端分别提供使能信号，以使各待测芯片正常工作；
33、4】控制单元检测m个待测芯片工作的工作状态，对正常工作的待测芯片延时预设时间后，执行步骤，对非正常工作的待测芯片标记停止标志，控制单元停止向标记停止标志的待测芯片发送使能信号和短路信号，并记录非正常工作的待测芯片编号，发送给显示单元进行显示；
34、5】控制单元对未标记停止标志的待测芯片对应的短路器件施加控制电压，储能模块向相应的待测芯片提供短路电压和短路电流，使相应的待测芯片进入短路测试状态；控制单元采集并记录相应待测芯片工作状态和工作电压，并通过电流传感器采集并记录其短路电流，同时记录各待测芯片的短路周期、短路保护次数以及待测芯片编号，并将记录的各项数据发送给显示单元进行显示；
35、6】根据步骤3-5的方法对未标记停止标志的待测芯片重复进行多次老化测试和短路测试，直至达到测试要求设定的测试次数，完成短路测试和老化测试。
36、本专利技术相比于现有技术的有益效果如下：
37、1、相比于传统的老化测试和短路测试分开的测试系统，本专利技术提供的一种带短路测试的芯片老化测试系统，在老化测试系统中加入与待测芯片数量匹配的短路器件，同时通过储能模块储存能量为待测芯片提供短路电压和短路电流，可在老化测试过程中验证待测芯片的短路保护性能是否正常和稳定，测试过程更接近待测芯片的实际工作状态，提高了老化本文档来自技高网
...
【技术保护点】
1.一种带短路测试的芯片老化测试系统，其特征在于：
2.根据权利要求1所述的一种带短路测试的芯片老化测试系统，其特征在于：
3.根据权利要求2所述的一种带短路测试的芯片老化测试系统，其特征在于：
4.根据权利要求3所述的一种带短路测试的芯片老化测试系统，其特征在于：
5.根据权利要求1-4任一所述的一种带短路测试的芯片老化测试系统，其特征在于：
6.根据权利要求5所述的一种带短路测试的芯片老化测试系统，其特征在于：
7.根据权利要求6所述的一种带短路测试的芯片老化测试系统，其特征在于：
8.根据权利要求7所述的一种带短路测试的芯片老化测试系统，其特征在于：
9.根据权利要求8所述的一种带短路测试的芯片老化测试系统，其特征在于：
10.一种带短路测试的芯片老化测试方法，其特征在于，包括以下步骤：
【技术特征摘要】
1.一种带短路测试的芯片老化测试系统，其特征在于：
2.根据权利要求1所述的一种带短路测试的芯片老化测试系统，其特征在于：
3.根据权利要求2所述的一种带短路测试的芯片老化测试系统，其特征在于：
4.根据权利要求3所述的一种带短路测试的芯片老化测试系统，其特征在于：
5.根据权利要求1-4任一所述的一种带短路测试的芯片老化测试系统，其特征在于：
【专利技术属性】
技术研发人员：吴鹏，余远强，杨世红，孔垂凯，
申请(专利权)人：陕西亚成微电子股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。