一种接触孔及DRAM的制造方法技术

本发明专利技术涉及一种接触孔及DRAM的制造方法，属于半导体技术领域，解决了现有光刻工艺的临界尺寸导致接触孔的相关尺寸被限制的问题。该制造方法包括：提供半导体衬底；在半导体衬底上形成器件层；在器件层上由下至上顺序形成底部硬掩模层、第二掩模层和第一掩模层；将第二掩模层形成为第一图案和第二图案组成的组合图案；将第二掩模层图案转移为侧墙图案，并去除第二掩模层图案；将侧墙图案转移到底部硬掩模层上以形成底部硬掩模层图案；以及以底部硬掩模层图案为掩模刻蚀器件层以形成接触孔图案。侧墙转移技术与淀积薄膜厚度相关，使侧墙转移技术尺寸不受光刻条件限制。转移技术尺寸不受光刻条件限制。转移技术尺寸不受光刻条件限制。

【技术实现步骤摘要】
一种接触孔及DRAM的制造方法


[0001]本专利技术涉及半导体
，尤其涉及一种接触孔及DRAM的制造方法。

技术介绍

[0002]存储器是数字系统中用以存储大量信息的设备或部件，是计算机和数字设备中的重要组成部分。存储器可分为随机存取存储器(RAM)和只读存储器(ROM)两大类。RAM包括DRAM、PRAM、MRAM等，电容器是制造这些RAM的关键部件之一。电容器接触件用于将电容器与其他导体电连接。
[0003]在制造半导体时，接触件广泛地用于连接导体与导体间的连接结构其中，利用接触孔来形成该接触件或电容器电极。随着存储器产品的集成高度增加，存储器产品的尺寸也一同减小，但是现有的存储器产品要求的尺寸已缩小至光刻工艺的极限(临界尺寸)之外。因此，存储器产品要求的接触件直径，以及接触件之间的间距规格也受到了制约，即接触孔之间的间距规格也受到了制约，这种尺寸限制问题会导致配线间接触电阻和配线间漏电的规格不符合存储器产品要求，从而导致不良存储器。

技术实现思路

[0004]鉴于上述的分析，本专利技术实施例旨在提供一种接触孔及DRAM的制造方法，用以解决现有光刻工艺的临界尺寸导致接触孔的相关尺寸被限制的问题。
[0005]一方面，本专利技术实施例提供了一种接触孔的制造方法，包括：提供半导体衬底；在所述半导体衬底上形成器件层；在所述器件层上由下至上顺序形成底部硬掩模层、第二掩模层和第一掩模层；将所述第二掩模层形成为第一图案和第二图案组成的组合图案；将所述第二掩模层图案转移为侧墙图案，并去除第二掩模层图案；将所述侧墙图案转移到所述底部硬掩模层上以形成底部硬掩模层图案；以及以所述底部硬掩模层图案为掩模刻蚀所述器件层以形成接触孔图案。
[0006]上述技术方案的有益效果如下：本实施例提供的接触孔的制造方法，通过两次光刻图案化工艺和后续的侧墙转移技术来形成底部硬掩模层图案，将三次光刻工艺减少为两次光刻工艺。另外，能够利用该硬掩模形成半间距的接触孔，以用于形成能够确保电容器电极之间要求的间距的电极。
[0007]基于上述方法的进一步改进，将所述第二掩模层形成为第一图案和第二图案组成的组合图案进一步包括：利用第三掩模对所述第一掩模层进行第一图案化工艺，以形成第一掩模层图案，其中，所述第三掩模具有第一图案；在所述第一掩模层图案上方沉积第四掩模层；利用第五掩模对所述第四掩模层进行第二图案化工艺，以形成第四掩模层图案，其中，所述第四掩模具有所述第二图案；以及利用所述第一掩模层图案和所述第四掩模层图案对所述第二掩模层进行所述第一图案化工艺和所述第二图案化工艺，以将所述第二掩模层形成为具有所述组合图案的第二掩模层图案。
[0008]基于上述方法的进一步改进，将所述第二掩模层图案转移为侧墙图案，并去除第
二掩模层图案进一步包括：在所述第二掩模层图案上沉积侧墙材料层；以及对所述侧墙材料层进行各向异性蚀刻，并去除所述第二掩模层图案，其中，所述侧墙为所述第一图案、所述第二图案和第三图案的蜂窝状侧墙。
[0009]基于上述方法的进一步改进，将所述侧墙图案转移到所述底部硬掩模层上以形成底部硬掩模层图案进一步包括：以所述侧墙为掩模蚀刻所述底部硬掩模层，以形成所述蜂窝状底部硬掩模层图案，其中，所述第一图案、所述第二图案和所述第三图案彼此不重叠。
[0010]基于上述方法的进一步改进，所述第一掩模层、所述第二掩模层均包括碳掩模层和所述碳掩模层上方的氮氧化硅掩模层；以及所述第三掩模和所述第五掩模均包括碳掩模和所述碳掩模上方的氮氧化硅掩模。
[0011]基于上述方法的进一步改进，在对所述第一掩模层进行第一图案化工艺之后，对所述第二掩模层进行所述第一图案化工艺和第二图案化工艺之后，利用氧、氮、氢等离子蚀刻去除所述碳掩模层。
[0012]基于上述方法的进一步改进，所述碳掩模层的材料为有机材料，其中，所述有机材料包含非晶碳ALC层或者旋涂有机硬掩模SOH。
[0013]基于上述方法的进一步改进，所述侧墙材料层的材料为硅、氧化硅、氮化硅、碳、氮化钛、或氮化钨。
[0014]基于上述方法的进一步改进，所述第一图案、所述第二图案和所述第三图案均为位于正六边形的角部和中心处的多个圆柱形图案，所述第一图案、所述第二图案和所述第三图案相间排列并构成蜂窝状图案。
[0015]另一方面，本专利技术实施例提供了一种DRAM的制造方法，包括以上所述步骤。
[0016]基于上述方法的进一步改进，所述器件层包括多个叠层，其中，每个叠层包括模氧化层和所述模氧化层上方的支撑层。
[0017]基于上述方法的进一步改进，DRAM的制造方法还包括：以所述蜂窝状底部硬掩模层图案为掩模对所述器件层210进行蚀刻，以形成多个蜂窝状的接触孔；在所述接触孔中形成电极材料层；通过干蚀刻工艺去除接触孔之外电极材料层以形成多个蜂窝状下电极；去除所述器件层的剩余材料而保留所述下电极，其中，所述接触孔为电容孔。
[0018]与现有技术相比，本专利技术至少可实现如下有益效果之一：
[0019]1、通过两次光刻图案化工艺和后续的侧墙转移技术来形成蜂窝状底部硬掩模层图案，将三次光刻工艺减少为两次光刻工艺；
[0020]2、利用蜂窝状底部硬掩模层图案形成半间距的接触孔，以能够形成确保单元电容器电极之间要求的间距的电极；
[0021]3、侧墙(spacer)转移技术尺寸与淀积薄膜厚度相关，使得侧墙转移技术尺寸不受光刻条件限制，从而可以显著增加工艺窗口，相应地能够改善光刻工艺的聚焦深度与工艺裕度；以及
[0022]4、最终形成的电极可以改善单元电容器电极间的桥接缺陷。
[0023]本专利技术中，上述各技术方案之间还可以相互组合，以实现更多的优选组合方案。本专利技术的其他特征和优点将在随后的说明书中阐述，并且，部分优点可从说明书中变得显而易见，或者通过实施本专利技术而了解。本专利技术的目的和其他优点可通过说明书以及附图中所特别指出的内容中来实现和获得。
附图说明
[0024]附图仅用于示出具体实施例的目的，而并不认为是对本专利技术的限制，在整个附图中，相同的参考符号表示相同的部件。
[0025]图1为根据本专利技术的实施例的接触孔的制造方法的流程图；
[0026]图2为根据本专利技术的实施例的接触孔的制造方法的中间阶段的顶视图和相应的截面示意图；
[0027]图3为根据本专利技术的实施例的接触孔的制造方法的中间阶段的顶视图和相应的截面示意图；
[0028]图4为根据本专利技术的实施例的接触孔的制造方法的中间阶段的顶视图和相应的截面示意图；
[0029]图5为根据本专利技术的实施例的接触孔的制造方法的中间阶段的顶视图和相应的截面示意图；以及
[0030]图6为根据本专利技术的实施例的接触孔的制造方法的中间阶段的顶视图和相应的截面示意图。
[0031]附图标记：
[0032]210-器件层；212-底部硬掩模层；214-第二掩模层；216-第一掩模层；218-第三掩模；224本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种接触孔的制造方法，其特征在于，包括：提供半导体衬底；在所述半导体衬底上形成器件层；在所述器件层上由下至上顺序形成底部硬掩模层、第二掩模层和第一掩模层；将所述第二掩模层形成为第一图案和第二图案组成的组合图案；将第二掩模层图案转移为侧墙图案，并去除第二掩模层图案；将所述侧墙图案转移到所述底部硬掩模层上以形成底部硬掩模层图案；以及以所述底部硬掩模层图案为掩模刻蚀所述器件层以形成接触孔图案。2.根据权利要求1所述的接触孔的制造方法，其特征在于，将所述第二掩模层形成为第一图案和第二图案组成的组合图案进一步包括：利用第三掩模对所述第一掩模层进行第一图案化工艺，以形成第一掩模层图案，其中，所述第三掩模具有第一图案；在所述第一掩模层图案上方沉积第四掩模层；利用第五掩模对所述第四掩模层进行第二图案化工艺，以形成第四掩模层图案，其中，所述第四掩模具有所述第二图案；以及利用所述第一掩模层图案和所述第四掩模层图案对所述第二掩模层进行所述第一图案化工艺和所述第二图案化工艺，以将所述第二掩模层形成为具有所述组合图案的第二掩模层图案。3.根据权利要求1所述的接触孔的制造方法，其特征在于，将所述第二掩模层图案转移为侧墙图案，并去除第二掩模层图案进一步包括：在所述第二掩模层图案上沉积侧墙材料层；以及对所述侧墙材料层进行各向异性蚀刻，并去除所述第二掩模层图案，其中，所述侧墙为所述第一图案、所述第二图案和第三图案的蜂窝状侧墙。4.根据权利要求3所述的接触孔的制造方法，其特征在于，将所述侧墙图案转移到所述底部硬掩模层上以形成底部硬掩模层图案进一步包括：以所述侧墙为掩模蚀刻所述底部硬掩模层，以形成所述蜂窝状底部硬掩模层图案，其中，所述第一图案、所述第二图案和所述第三图案彼...

【专利技术属性】
技术研发人员：尹洪权，周娜，李俊杰，
申请(专利权)人：真芯北京半导体有限责任公司，
类型：发明
国别省市：