用于极紫外掩模的吸收材料制造技术

本公开涉及用于极紫外掩模的吸收材料。一种极紫外掩模包括：衬底；反射多层堆叠，位于衬底之上；帽盖层，位于反射多层堆叠之上；图案化吸收层，位于帽盖层的第一部分之上；以及磁性层，位于帽盖层的围绕第一部分的第二部分之上。上。

【技术实现步骤摘要】
用于极紫外掩模的吸收材料


[0001]本公开涉及用于极紫外掩模的吸收材料。

技术介绍

[0002]半导体工业经历了指数级增长。材料和设计方面的技术进步产生了几代集成电路(IC)，每一代的电路都比上一代更小、更复杂。在IC发展过程中，功能密度(即，单位芯片面积的互连器件数量)通常有所增加，而几何尺寸(即，可以使用制造工艺创建的最小组件或线路)有所减少。这种缩小工艺通常通过提高生产效率和降低相关成本来提供益处。

技术实现思路

[0003]本公开的第一方面涉及一种极紫外(EUV)掩模，包括图案区域和边界区域，所述EUV掩模包括：衬底；反射多层堆叠，位于所述衬底之上；帽盖层，位于所述反射多层堆叠之上；图案化吸收层，位于所述帽盖层的第一部分之上；以及磁性层，位于所述帽盖层的围绕所述第一部分的第二部分之上。
[0004]本公开的第二方面涉及一种形成极紫外(EUV)掩模的方法，包括：在衬底之上形成反射多层堆叠；在所述反射多层堆叠之上沉积帽盖层；在所述帽盖层的第一部分之上沉积吸收层；在所述帽盖层的围绕所述第一部分的第二部分之上沉积磁性层；以及蚀刻所述吸收层以在所述吸收层中形成多个开口，所述多个开口暴露所述帽盖层的表面。
[0005]本公开的第三方面涉及一种形成极紫外(EUV)掩模的方法，包括：在衬底的第一侧之上沉积磁性层；在所述磁性层的一部分之上形成反射多层堆叠，其中，所述磁性层的外围部分被暴露；在所述反射多层堆叠之上沉积帽盖层；在所述帽盖层之上沉积吸收层；以及蚀刻所述吸收层以形成图案化吸收层，所述图案化吸收层中包括多个开口，所述多个开口暴露所述帽盖层的表面。
附图说明
[0006]当结合附图进行阅读时，通过以下详细描述可最佳地理解本公开的各个方面。要注意的是，根据行业的标准惯例，各种特征没有按比例绘制。事实上，为了讨论的清楚，可以任意地增大或缩小各种特征的尺寸。
[0007]图1是根据一些实施例的极紫外(EUV)扫描仪的示意性框图。
[0008]图2A是根据一些实施例的第一示例性EUV掩模的截面图。
[0009]图2B是根据一些替代实施例的第一示例性EUV掩模的截面图。
[0010]图3是根据一些实施例的用于制造第一示例性EUV掩模的方法的流程图。
[0011]图4A
‑
图4M是根据一些实施例的图3的制造工艺的各个阶段的第一示例性EUV掩模的各种视图。
[0012]图5A是根据一些实施例的第二示例性EUV掩模的截面图。
[0013]图5B是根据一些替代实施例的第二示例性EUV掩模的截面图。
[0014]图6是根据一些实施例的用于制造第二示例性EUV掩模的方法的流程图。
[0015]图7A
‑
图7M是根据一些实施例的图6的制造工艺的各个阶段的次级EUV掩模的各种视图。
具体实施方式
[0016]下面的公开内容提供了用于实现所提供的主题的不同特征的许多不同的实施例或示例。以下描述了组件和布置的特定示例以简化本公开。当然，这些只是示例，并不旨在进行限制。例如，在下面的描述中在第二特征之上或上形成第一特征可以包括其中第一特征和第二特征以直接接触方式形成的实施例，还可以包括可以在第一特征和第二特征之间形成附加特征，使得第一特征和第二特征可以不直接接触的实施例。此外，本公开可以在各个示例中重复附图标记和/或字母。这种重复是为了简单和清楚的目的，并且其本身并不指示所讨论的各个实施例和/或配置之间的关系。
[0017]此外，本文中可以使用空间相关术语(例如，“之下”、“下方”、“下”、“上方”、“上”等)，以易于描述图中所示的一个要素或特征相对于另外(一个或多个)要素或(一个或多个)特征的关系。这些空间相关术语旨在涵盖器件在使用或工作中除了图中所示朝向之外的不同朝向。装置可能以其他方式定向(旋转90度或处于其他朝向)，并且本文中所用的空间相关描述符同样可能被相应地解释。
[0018]在集成电路(IC)的制造中，使用一系列可重复使用的光掩模(在本文中也称为掩模)来制造表示IC的不同层的图案，以便在半导体器件制造工艺期间将IC的每一层的设计转移到半导体衬底上。因此，掩模中的任何缺陷都可能转移到IC，从而可能严重影响器件性能。
[0019]随着IC尺寸的缩小，在光刻工艺中采用波长为13.5nm的极紫外(EUV)光，以便能够将非常小的图案(例如，纳米级图案)从掩模转移到半导体晶圆。由于大多数材料在13.5nm波长下具有高吸收性，因此EUV光刻采用反射型掩模，该反射型掩模选择性地反射和吸收EUV辐射。在EUV掩模的吸收层中形成的图案通过从EUV掩模的反射表面的一些部分反射EUV光而转移到半导体晶圆。
[0020]在EUV扫描仪100中实施EUV光刻，如图1所示。在一些实施例中，EUV扫描仪100包括光源102、照明器104、掩模台106、投影光学模块108、以及衬底台110。
[0021]光源102被配置为产生EUV光，该EUV光具有集中在约13.5nm的波长。
[0022]照明器104包括反射光学器件，例如单个反射镜或具有多个反射镜的反射镜系统，以将来自光源102的光引导到掩模台106上，具体地，引导到固定在掩模台106上的EUV掩模112上。
[0023]掩模台106被配置为固定EUV掩模112。在一些实施例中，掩模台106包括用于固定EUV掩模112的静电卡盘(e卡盘)。EUV掩模112的背面通过向掩模台106施加例如约1kV的偏置电势来夹持(chuck)，EUV掩模112的前表面面对衬底台110上的半导体晶圆114的上表面。
[0024]投影光学模块108被配置为提供图案化的光束并将图案化的光束投影到半导体晶圆114上，以便将EUV掩模112的图案成像到固定在衬底台110上的半导体晶圆114上。从EUV掩模112引导的光(承载EUV掩模112上限定的图案的图像)由投影光学模块108收集。在一些实施例中，照明器104和投影光学模块108统称为EUV扫描仪100的光学模块。
[0025]EUV扫描仪100还可以包括其他模块，或者与其他模块集成(或耦合)在一起。例如，气体供应模块116被配置为向光源102提供氢气，以减少光源12的污染。
[0026]由于13.5nm的曝光波长极短，EUV掩模112的表面中的小扰动可导致反射中的相位缺陷，该相位缺陷可能会模糊转移到半导体晶圆114上的图案。一些相位缺陷由来自EUV扫描仪100部件或半导体晶圆114的诸如铁(Fe)或镍(Ni)等磁性粒子引起。在EUV光刻期间，这些污染粒子可附着到EUV掩模112的图案区域，从而在晶圆曝光期间引起临界尺寸误差。
[0027]在本公开的实施例中，二元吸收材料用于防止磁性粒子落在EUV掩模的图案区域上。在本公开的实施例中，在EUV掩模的图案区域中提供由非磁性材料组成的图案化吸收层，并且在EUV掩模的边界区域中使用由磁性材料组成的磁性层。在EUV光刻工艺期间，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种极紫外(EUV)掩模，包括图案区域和边界区域，所述EUV掩模包括：衬底；反射多层堆叠，位于所述衬底之上；帽盖层，位于所述反射多层堆叠之上；图案化吸收层，位于所述帽盖层的第一部分之上；以及磁性层，位于所述帽盖层的围绕所述第一部分的第二部分之上。2.根据权利要求1所述的EUV掩模，其中，所述磁性层包括铁、镍、钴、前述项的组合或前述项的合金。3.根据权利要求1所述的EUV掩模，其中，所述图案化吸收层包括非磁性材料。4.根据权利要求1所述的EUV掩模，其中，所述图案化吸收层包括铬(Cr)、氧化铬(CrO)、氮化钛(TiN)、氮化钽(TaN)、钽(Ta)、钛(Ti)、钼、铝铜(AlCu)、钯(Pd)、氮化钽硼(TaBN)、氧化铝(Al2O3)或氧化银(Ag2O)。5.根据权利要求1所述的EUV掩模，其中，所述磁性层位于所述EUV掩模的边界区域中。6.根据权利要求1所述的EUV掩模，其中，整个所述图案化吸收层位于所述EUV掩模的图案区域中。7.根据权利要求1所述的EUV掩模...

【专利技术属性】
技术研发人员：陈冠铭，许倍诚，连大成，王子奕，李信昌，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：