半导体结构及其制造方法技术

一种半导体结构包括沟槽电容、堆叠电容、第一电极板及第二电极板。沟槽电容设置于基板中，其中沟槽电容包括第一导电结构和第一介电结构，其中第一导电结构接触该第一介电结构。堆叠电容包括第二导电结构及第二介电结构，第二导电结构接触第二介电结构，其中叠层电容沿着垂直于基板的上表面的轴向对齐沟槽电容，且第一导电结构电性连接第二导电结构。第一电极板电性连接第一介电结构及第二介电结构。第二电极板电性连接第一导电结构及第二导电结构。沟槽电容和堆叠电容并联连接而产生相当大的电容值，且沟槽电容和堆叠电容相互垂直对齐，因此所占据的空间非常小。因此所占据的空间非常小。因此所占据的空间非常小。

【技术实现步骤摘要】
半导体结构及其制造方法


[0001]本专利技术涉及一种半导体结构和制造半导体结构的方法。

技术介绍

[0002]去耦电容是电路中装设在组件的电源端的电容，此电容可以提供较稳定的电源，同时也可以降低组件耦合到电源端的噪声(解耦)，间接可以减少其他组件受此组件噪声的影响。
[0003]随着科技发展，去耦电容的电容值及尺寸变得相当重要，以便于避免电子装置死机或失去功能。当去耦电容的电容值不足时，电子装置的某些功能将难以运行。
[0004]从以上描述可知，有必要开发一种去耦电容的制造方法，以增加去耦电容的电容值并解决上述问题。

技术实现思路

[0005]为解决上述问题，本专利技术提供一个实施方式是关于半导体结构，包括沟槽电容、堆叠电容、第一电极板及第二电极板。沟槽电容设置于基板中，其中沟槽电容包括第一导电结构和第一介电结构，其中第一导电结构接触该第一介电结构。堆叠电容包括第二导电结构及第二介电结构，第二导电结构接触第二介电结构，其中叠层电容沿着垂直于基板的上表面的轴向对齐沟槽电容，且第一导电结构电性连接第二导电结构。第一电极板电性连接第一介电结构及第二介电结构。第二电极板电性连接第一导电结构及第二导电结构，借此沟槽电容及堆叠电容并联连接于第一电极板及第二电极板之间。
[0006]在本专利技术的一个或多个实施方式中，第一导电结构的上表面对齐第一导电结构的上表面。
[0007]在本专利技术的一个或多个实施方式中，第一导电结构位于基板内并环绕第一介电结构的一部分。
[0008]在本专利技术的一个或多个实施方式中，第一介电结构具有另外一部分延伸至基板上。
[0009]在本专利技术的一个或多个实施方式中，第二导电结构环绕第二介电结构的一部分。
[0010]在本专利技术的一个或多个实施方式中，第二导电结构是杯状的。
[0011]在本专利技术的一个或多个实施方式中，半导体结构还包括连通柱及第三电极板。连通柱延伸穿过基板，其中连通柱接触第一导电结构。第三电极板设置于基板下，其中第三电极板接触连通柱。
[0012]在本专利技术的一个或多个实施方式中，第二电极板经该轴向对准第三电极板。
[0013]在本专利技术的一个或多个实施方式中，其中基板的厚度小于或等于6微米(μm)。
[0014]在本专利技术的一个或多个实施方式中，第一介电结构的第一部分沿着轴向对齐第二介电结构的第一部分，且第一介电结构的第二部分和第二介电结构的第二部分分别朝向相反的方向延伸。
[0015]本专利技术的另一面向提供一种制造半导体结构的方法，其包括：在基板内形成沟槽电容，其中沟槽电容包括第一导电结构及第一介电结构，第一导电结构接触第一介电结构；形成堆叠电容，堆叠电容包括第二导电结构及第二介电结构，其中第二导电结构接触第二介电结构，堆叠电容沿着垂直于基板的上表面的轴向对齐沟槽电容，其中第一导电结构电性连接第二导电结构；形成第一电极板，其中第一电极板电性连接第一介电结构及第二介电结构；以及形成第二电极板，其中第二电极板电性连接第一导电结构及第二导电结构，借此沟槽电容及堆叠电容并联连接于第一电极板及第二电极板之间。
[0016]在本专利技术的一个或多个实施方式中，在基板内形成沟槽电容包括：在基板内形成第一沟槽；在第一沟槽及基板上形成第一导电层；部分地移除第一导电层，以形成第一导电结构；以及在第一导电结构上形成第一介电结构。
[0017]在本专利技术的一个或多个实施方式中，第一导电结构的一部分环绕位于基板内的第一介电结构的一部分。
[0018]在本专利技术的一个或多个实施方式中，介电结构的上表面对齐第一导电结构的上表面。
[0019]在本专利技术的一个或多个实施方式中，形成堆叠电容包括：形成第一金属结构，第一金属结构延伸穿过沟槽电容上的第一金属间介电层；在第一金属间介电层上形成第二金属间介电层；在第二金属间介电层内形成第二沟槽，第二沟槽对准第一沟槽并暴露第一金属结构的一部分；以及在第二导电结构上形成第二介电结构。
[0020]在本专利技术的一个或多个实施方式中，第二导电结构的上表面对齐第二金属间介电层的上表面。
[0021]在本专利技术的一个或多个实施方式中，第二导电结构是杯状的。
[0022]在本专利技术的一个或多个实施方式中，制造半导体结构的方法，包括：在第二电极板及基板之间形成金属间介电层；以及在金属间介电层内形成第四金属结构，第四金属结构接触第一电极板及第一金属结构。
[0023]在本专利技术的一个或多个实施方式中，制造半导体结构的方法包括：在第一电极板及基板之间形成金属间介电层；以及形成第二金属结构及第三金属结构，其中第二金属结构接触第一电极板及第二介电结构，第三金属结构接触第一电极板及第一介电结构。
[0024]在本专利技术的一个或多个实施方式中制造半导体结构的方法包括包括：形成连通柱延伸穿过该基板，其中连通柱接触第一导电结构；以及在该基板下形成第三电极板，其中第三电极板接触连通柱。
[0025]在本专利技术的实施方式中，去耦电容包括并联连接的沟槽电容和堆叠电容并联连接，因此去耦电容具有相当大的电容值。此外，由于沟槽电容和堆叠电容相互对齐，去耦电容所占据的空间非常小。
附图说明
[0026]为描述获得本专利技术上述或其它的优点和特征，将通过参考其具体实施方式对上述简要描述的原理进行更具体的阐释，而具体实施方式被展现在附图中。这些附图仅例示性地描述本专利技术，因此不被认为是对范围的限制。通过附图，本专利技术的原理会被清楚解释，且附加的特征和细节将被完整描述，其中：
[0027]图1根据本专利技术一个或多个实施方式绘示半导体结构的制造方法流程图；
[0028]图2至图9根据本专利技术一个或多个实施方式绘示制造半导体结构的方法的各个步骤；以及
[0029]图10根据本专利技术一个或多个实施方式绘示图9中半导体结构的剖面图，其中半导体结构连接装置晶圆。
具体实施方式
[0030]以下将以附图揭露本专利技术的复数个实施方式，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本专利技术。也就是说，在本专利技术部分实施方式中，这些实务上的细节是非必要的。除此之外，为简化附图起见，一些现有惯用的结构与元件在附图中将以简单示意的方式绘示。
[0031]图1根据本专利技术一些实施方式绘示半导体结构的制造方法100流程图。半导体结构的制造方法100始于步骤101，步骤101包括在基板内形成沟槽电容，其中沟槽电容包括第一导电结构及第一介电结构，其中第一导电结构接触第一介电结构。接着，方法100进行至步骤103，步骤103包括形成堆叠电容，堆叠电容包括第二导电结构及第二介电结构，其中第二导电结构接触第二介电结构，且堆叠电容沿着垂直于基板的上表面的轴向对齐沟槽电容，其中第一导电结构电性连接该第二导电结构。方法100接着进行至步骤105，步骤105包括形成第一电极板，其中第一电极板电性连接第一介电结构及第二介电结构。方法100还包括步骤107，步骤107包本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：沟槽电容，设置于基板中，其中该沟槽电容包括第一导电结构和第一介电结构，其中该第一导电结构接触该第一介电结构；堆叠电容，包括第二导电结构及第二介电结构，该第二导电结构接触该第二介电结构，其中该叠层电容沿着垂直于该基板的上表面的轴向对齐该沟槽电容，且该第一导电结构电性连接该第二导电结构；第一电极板，电性连接该第一介电结构及该第二介电结构；以及第二电极板，电性连接该第一导电结构及该第二导电结构，借此该沟槽电容及该堆叠电容并联连接于该第一电极板及该第二电极板之间。2.根据权利要求1所述的半导体结构，其特征在于，该第一导电结构的上表面对齐该第一导电结构的上表面。3.根据权利要求1所述的半导体结构，其特征在于，该第一导电结构位于该基板内并环绕该第一介电结构的一部分。4.根据权利要求3所述的半导体结构，其特征在于，该第一介电结构具有另外一部分延伸至该基板上。5.根据权利要求1所述的半导体结构，其特征在于，该第二导电结构环绕该第二介电结构的一部分。6.根据权利要求1所述的半导体结构，其特征在于，该第二导电结构是杯状的。7.根据权利要求1所述的半导体结构，其特征在于，还包括：连通柱，延伸穿过该基板，其中该连通柱接触第一导电结构；以及第三电极板，设置于该基板下，其中该第三电极板接触该连通柱。8.根据权利要求7所述的半导体结构，其特征在于，该第二电极板经由该轴向对准该第三电极板。9.根据权利要求7所述的半导体结构，其特征在于，该基板的厚度小于或等于6微米。10.根据权利要求1所述的半导体结构，其特征在于，该第一介电结构的第一部分沿着该轴向对齐该第二介电结构的第一部分，且该第一介电结构的第二部分和该第二介电结构的第二部分分别朝向相反的方向延伸。11.一种制造半导体结构的方法，其特征在于，包括：在基板内形成沟槽电容，其中该沟槽电容包括第一导电结构及第一介电结构，该第一导电结构接触该第一介电结构；形成堆叠电容，该堆叠电容包括第二导电结构及第二介电结构，其中该第二导电结构接触该第二介电结构，该堆叠电容沿着垂直于该基板的上表面的轴向对齐该沟槽电容，...

【专利技术属性】
技术研发人员：康庭慈，丘世仰，
申请(专利权)人：南亚科技股份有限公司，
类型：发明
国别省市：