本公开的实施例涉及具有自对准多晶对多晶隔离的分裂栅沟槽功率MOSFET。一种半导体衬底，具有从前表面延伸的沟槽，该沟槽包括下部和上部。第一绝缘层沿沟槽下部排列，下部的第一传导材料通过第一绝缘层与半导体衬底绝缘，以形成晶体管的场板电极。第二绝缘层沿所述沟槽上部的侧壁排列。第三绝缘层对沟槽的上部的底部处的第一传导材料的顶表面加衬。第二传导材料填充沟槽的上部。第二传导材料形成晶体管的栅极电极，该栅极电极通过第二绝缘层与半导体衬底绝缘，并且通过第三绝缘层与第一传导材料进一步绝缘。料进一步绝缘。料进一步绝缘。
【技术实现步骤摘要】
具有自对准多晶对多晶隔离的分裂栅沟槽功率MOSFET
[0001]相关申请的交叉引用
[0002]本申请要求于2020年8月13日提交的美国临时专利申请No.63/065,198的优先权，其公开内容通过引用并入本文。
[0003]本专利技术通常涉及到金属氧化物半导体场效应晶体管(MOSFET)器件，并且尤其是，涉及一种分裂栅沟槽功率MOSFET器件。
技术介绍
[0004]参考图1，其示出了分裂栅沟槽功率金属氧化物半导体场效应晶体管(MOSFET)器件10截面的实施例。在该示例中，MOSFET器件10是形成在掺杂有n型掺杂剂的半导体衬底12(例如硅)中和其上的n沟道(nMOS)型器件，该衬底提供晶体管10的漏极区。衬底12具有前侧14和后侧16。多个沟槽18从前侧14深向延伸至衬底12。沟槽18在垂直于截面的方向上(即，进入和离开图示的页面)彼此平行地纵向延伸，相邻的沟槽界定形成条带的晶体管的台面区13的侧边缘(这种类型的晶体管器件在本领域中通常称为条带FET型晶体管)。
[0005]掺杂有p型掺杂剂的区24以从前侧14偏移的深度(即，在其下方)被埋置在衬底12的台面区13中，并且被定位为在每个沟槽18的相对侧平行于前侧14延伸。掺杂区24形成晶体管的本体(沟道)区，其中沟槽18完全穿过掺杂本体区24，并且进入掺杂本体区24下方的衬底12中。以n型掺杂剂重掺杂的表面区26被提供在衬底12前侧14的台面区13中，并且被定位为在每个沟槽18的相对侧平行于前侧14延伸，并且表面区26与掺杂本体区24的顶部接触。掺杂区26形成晶体管的源极区，沟槽18完全穿过掺杂源极区26并且进一步(如上所述)完全延伸穿过掺杂本体区24进入至掺杂本体区24下方的衬底12中。
[0006]每个沟槽18的侧壁和底部都加衬有第一绝缘层20。例如，第一绝缘层20可以包括氧化物层(在一实施例中，它由从每个沟槽18中的衬底12的裸露表面热生长的氧化物与沉积氧化物组成)。每个沟槽18由第一多晶硅材料22填充，其中第一绝缘层20将第一多晶硅材料22与衬底12绝缘。在用于制造晶体管10过程中，从沟槽18的上部去除第一绝缘层20的上部部分(例如，上部部分与掺杂本体区24和掺杂区26二者均相邻)以暴露第一多晶硅材料22的对应上部部分22a，并且形成包围上部部分22a的环形沟槽。环形沟槽的侧壁(内部和外部)加衬第二绝缘层30a和第三绝缘层30b。例如，第二绝缘层30a和第三绝缘层30b可以各自包括氧化物层(在一实施例中，该氧化物层是从每个环形沟槽中的衬底12的裸露表面以及第一多晶硅材料22的上部部分22a的裸露表面热生长的氧化物层)。然后，每个环形沟槽的剩余开口部分由第二多晶硅材料32填充，第二绝缘层30a使多晶硅材料32与衬底12绝缘，并且第三绝缘层30b使多晶硅材料32与上部部分22a绝缘。沟槽18下部的第一多晶硅材料22形成晶体管10的场板电极。沟槽18上部的第二多晶硅材料32形成晶体管10的栅极，并且在上部部分22a的相对侧延伸；第二绝缘层30a形成栅极氧化物层。
[0007]层的堆叠40被形成在每个沟槽18之上，并且在每个沟槽18的相对侧上在用于源极
的掺杂区26的至少部分之上延伸。每个堆叠40包括由未掺杂氧化物(例如正硅酸四乙酯(TEOS))层44和玻璃(例如硼磷硅酸盐玻璃(BPSG))层46形成的介电区。
[0008]源极金属接触50在相邻的堆叠40之间延伸，以与每个掺杂源极区26形成电接触。每个源极金属接触50从前侧14深向延伸到衬底中，以穿过掺杂源极区26并且进入掺杂本体区24(从而为系接到源极区的晶体管10提供本体接触)。源极金属层52在堆叠40与源极金属接触50二者之上延伸，以将金属连接提供给所有源极金属接触50。堆叠40将源极金属层52以及源极金属接触50与栅极(多晶硅区32)绝缘。电连接(虽未明确示出，但通过虚线55示意性地示出)被提供以将源极金属层52电连接到场板(多晶硅区22a)。漏极金属层54在衬底12的后侧16之上延伸，以将金属连接提供给漏极。在每个沟槽18中，栅极金属层(未明确示出，因为其在垂直于横截面方向上偏移)形成到栅极(多晶硅区32)的电连接，该栅极金属层以及电连接由虚线56示意性地示出。
[0009]晶体管10可以被pMOS型晶体管替代，其中衬底12和掺杂源极区16二者均被p型掺杂，并且本体区14被n型掺杂。
[0010]晶体管10的单个单元的扫描电子显微(SEM)横截面图像在图2中示出。存在降低功率MOSFET 10的阈值电压的期望。为此，在沟槽18的上部(特别是在环形沟槽区中)中的栅极(多晶硅区32)与衬底12之间的、由第二绝缘层30a所形成的栅极氧化物的厚度必须很薄。例如，如果栅极氧化物层的厚度从大约减薄到大约则存在在阈值电压中从大约3.5V到大约1.75V的对应减少。用于形成第二绝缘层30a的热氧化过程不仅影响栅极氧化物层的厚度，而且还影响在由第三绝缘层30b提供的栅极(多晶硅区32)与场板电极(多晶硅区22)之间的绝缘。特别地，在提供较薄的第二绝缘层30a以便降低阈值电压时存在以下考虑：区域70中的第三绝缘层30b将相应地变薄，这一变薄的绝缘层导致弱的多晶硅对多晶硅的隔离。然后，响应于栅极电压的应用，晶体管10将经历无法接受水平的栅源泄漏电流(IGSS)。
[0011]因此，本领域需要一种改善的分裂栅沟槽MOSFET结构，该结构在满足栅源泄漏电流要求时支持较低的阈值电压。
技术实现思路
[0012]在一实施例中，一种方法，包括：在半导体衬底中形成沟槽；利用第一绝缘层对沟槽加衬；利用第一传导材料填充沟槽，第一传导材料通过所述第一绝缘层与半导体衬底绝缘；使第一绝缘层凹陷，以在所述沟槽的环形沟槽部分内暴露第一传导材料的上部分；利用抗蚀剂材料填充环形沟槽部分；在环形沟槽部分中显影抗蚀剂材料，以暴露第一传导材料的上部分的最上部，在沟槽的侧壁上留有与所述最上部隔开的残余抗蚀剂材料，并且限定掩模版；使用所述掩模版进行蚀刻，以将第一传导材料的上部去除至凹陷的第一绝缘层的水平；去除残余抗蚀剂材料，以打开所述沟槽的上部；利用第二绝缘层加衬所述沟槽的上部的侧壁；利用第三绝缘层加衬在所述沟槽的所述上部的底部处的第一传导材料的顶表面；以及在所述沟槽的所述上部中沉积第二传导材料，所述第二传导材料通过所述第二绝缘层与半导体衬底绝缘，并且第二传导材料通过所述第三绝缘层与第一传导材料绝缘。
[0013]在一实施例中，一种方法，包括：在半导体衬底中形成沟槽；利用第一绝缘层加衬沟槽的下部；利用第一传导材料填充沟槽的下部，第一传导材料通过所述第一绝缘层与半
导体衬底绝缘；利用第二绝缘层加衬所述沟槽的上部的侧壁；利用第三绝缘层加衬在所述沟槽的所述上部的底部处的第一传导材料顶表面；以及在所述沟槽的所述上部沉积第二传导材料，所述第二传导材料通过所述第二绝缘层与半导体衬底绝缘，并且第二传导材料通过所述第三绝缘层与第一传导材料绝缘。
[0014]在一实施例中，一种集成电路，包括：本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种方法，包括：在半导体衬底中形成沟槽；利用第一绝缘层对所述沟槽加衬；利用第一传导材料填充所述沟槽，所述第一传导材料通过所述第一绝缘层与所述半导体衬底绝缘；使所述第一绝缘层凹陷，以在所述沟槽的环形沟槽部分内暴露所述第一传导材料的上部分；利用抗蚀剂材料填充所述环形沟槽部分；显影在所述环形沟槽部分中的所述抗蚀剂材料，以暴露所述第一传导材料的所述上部分的最上部，在所述沟槽的侧壁上留有与所述最上部隔开、并且限定掩模的残余抗蚀剂材料；使用所述掩模进行蚀刻，以将所述第一传导材料的所述上部分去除至经凹陷的所述第一绝缘层的水平；去除所述残余抗蚀剂材料，以打开所述沟槽的上部；利用第二绝缘层对所述沟槽的所述上部的侧壁加衬；利用第三绝缘层对在所述沟槽的所述上部的底部处的所述第一传导材料的顶表面加衬；以及在所述沟槽的所述上部中沉积第二传导材料，所述第二传导材料通过所述第二绝缘层与所述半导体衬底绝缘，并且所述第二传导材料通过所述第三绝缘层与所述第一传导材料绝缘。2.根据权利要求1所述的方法，其中所述第一传导材料由多晶硅制成。3.根据权利要求1所述的方法，其中所述第二传导材料由多晶硅制成。4.根据权利要求1所述的方法，其中所述第一绝缘层是热氧化物。5.根据权利要求1所述的方法，其中所述第二绝缘层是热氧化物。6.根据权利要求1所述的方法，其中所述第三绝缘层是热氧化物。7.根据权利要求1所述的方法，其中所述半导体衬底提供晶体管的漏极区，所述方法还包括：在所述半导体衬底中形成掺杂掩埋区，所述掺杂掩埋区提供所述晶体管的本体区；以及在所述半导体衬底中在所述掺杂掩埋区之上形成掺杂表面区，所述掺杂表面区提供所述晶体管的源极区。8.根据权利要求7所述的方法，其中所述第一传导材料提供所述晶体管的场板电极，并且所述第二传导材料提供所述晶体管的栅极电极。9.根据权利要求7所述的方法，还包括：形成开口，所述开口延伸穿过所述掺杂表面区，并且进入所述掺杂掩埋区；以及利用第三传导材料填充所述开口。10.根据权利要求9所述的方法，其中所述第三传导材料为所述晶体管提供源极接触。11.根据权利要求1所述的方法，其中显影在所述环形沟槽部分中的所述抗蚀剂材料包括：通过掩模版使所述抗蚀剂材料曝光，所述掩模版具有开口，所述开口大于所述第一传导
材料的所述上部分的所述最上部的尺寸，并且所述开口小于所述沟槽的尺寸。12.根据权利要求11所述的方法，其中曝光包括：使用导致由在所述掩模版中的所述开口限定的所述抗蚀剂材料的一部分欠曝光的光强度。13.一种方法，包括：在半导体衬底中形成沟槽；利用第一绝缘层对所述沟槽的下部加衬；利用第一传导材料填充所述沟槽的所述下部，所述第一传导材料通过所述第一绝缘层与所述半导体衬底绝缘；利用第二绝缘层对所述沟槽的上部的侧壁加衬；利用第三绝缘层对在所述沟槽的所述上部的底部处的所述第一传导材料的顶表面加衬；以及在所述沟槽的所述上部中沉积第二传导材料，所述第二传导材料通过所述第二绝缘层与所述半导体衬底绝缘，并且所述第二传导材料通过所述第三绝缘层与所述第一传导材料绝缘。14.根据权利要求13所述的方法，其中所述第一传导材料和所述第二传导材料各自由多晶硅制成。15.根据权利要求13所述的方法，其中所述第一绝缘层、所述第二绝缘层和所述第三绝缘层各自由热氧化物制成。16.根据权利要求13所述的方法，其中所述半导体衬...
【专利技术属性】
技术研发人员：D，
申请(专利权)人：意法半导体有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。