一种半导体结构的形成方法技术

本申请提供半导体结构的形成方法，所述方法包括：提供半导体基底，所述半导体基底包括若干沟槽，所述沟槽用于形成源极和漏极；预处理阶段，对所述沟槽表面进行处理，去除沟槽表面的残留物和氧化物；反应准备阶段，将温度调整至反应温度，将压强调整至反应压强，所述反应压强为10托至60托；反应阶段，通入反应气体，在所述反应温度和反应压强下在所述沟槽表面生成种子层。本申请所述的半导体结构的形成方法，使用低压低温的反应环境来生长源极和漏极，可以提高源极和漏极的均一性，降低缺陷，提高可靠性。高可靠性。高可靠性。

【技术实现步骤摘要】
一种半导体结构的形成方法


[0001]本申请涉及半导体
，尤其涉及一种半导体结构的形成方法。

技术介绍

[0002]众所周知，目前业界将硅锗外延层的选择性外延成长工艺(selective epitaxial growth，SEG)应用在半导体工艺上，例如源极和漏极的形成。为了增加电子迁移率和成本效益，硅锗被用作源极和漏极的材料。这是因为锗原子的半径比硅原子的半径大，所以当锗原子取代部份硅原子，进入硅的晶格(lattice)中时，整个晶格会因此而扭曲。在电荷携带者的密度相同时，晶格扭曲的硅或硅锗合金和单晶硅比起来，其电子和空穴的移动性都大幅增加，如此一来便能够降低元件阻值，使集成电路的集成度可以继续提高。
[0003]但是目前在硅锗外延层在生长过程中，尤其是种子层(seed layer)的生长过程中，采用的是高压低温的生长环境，虽然可以降低短沟道效应，但是会导致种子层均一性较差。因此，需要提供更有效、更可靠的技术方案。

技术实现思路

[0004]本申请提供一种半导体结构的形成方法，可以提高源极和漏极的均一性，降低缺陷，提高可靠性。
[0005]本申请提供一种半导体结构的形成方法，包括：提供半导体基底，所述半导体基底包括若干沟槽，所述沟槽用于形成源极和漏极；预处理阶段，对所述沟槽表面进行处理，去除沟槽表面的残留物和氧化物；反应准备阶段，将温度调整至反应温度，将压强调整至反应压强，所述反应压强为10托至60托；反应阶段，通入反应气体，在所述反应温度和反应压强下在所述沟槽表面生成种子层。
[0006]在本申请的一些实施例中，所述半导体基底包括半导体衬底以及位于所述半导体衬底上与所述半导体衬底一体的鳍片，所述沟槽位于所述鳍片中。
[0007]在本申请的一些实施例中，所述预处理阶段包括第一子阶段和第二子阶段，所述第一子阶段去除所述沟槽表面的残留物，所述第二子阶段去除所述沟槽表面的氧化物。
[0008]在本申请的一些实施例中，所述第一子阶段包括：将所述反应腔的温度升至800摄氏度至900摄氏度；向所述反应腔通入HCl，去除所述沟槽中的残留物。
[0009]在本申请的一些实施例中，所述第一子阶段的反应时间为20秒至50秒。
[0010]在本申请的一些实施例中，所述第二子阶段包括：将所述反应腔的温度升至900摄氏度至1000摄氏度；向所述反应腔通入H2，去除所述沟槽表面的氧化物。
[0011]在本申请的一些实施例中，所述第二子阶段的反应时间为30秒至80秒。
[0012]在本申请的一些实施例中，所述反应温度为600摄氏度至700摄氏度。
[0013]在本申请的一些实施例中，所述反应阶段的反应时间为40秒至80秒。
[0014]在本申请的一些实施例中，所述半导体结构的形成方法还包括：在所述种子层表面形成主体层；在所述主体层表面形成保护层。
[0015]本申请所述的半导体结构的形成方法，使用低压低温的反应环境来生长源极和漏极，可以提高源极和漏极的均一性，降低缺陷，提高可靠性。
附图说明
[0016]以下附图详细描述了本申请中披露的示例性实施例。其中相同的附图标记在附图的若干视图中表示类似的结构。本领域的一般技术人员将理解这些实施例是非限制性的、示例性的实施例，附图仅用于说明和描述的目的，并不旨在限制本申请的范围，其他方式的实施例也可能同样的完成本申请中的专利技术意图。应当理解，附图未按比例绘制。其中：
[0017]图1为本申请实施例所述的半导体结构的形成方法的流程图；
[0018]图2至图6为本申请实施例所述的半导体结构的形成方法中各步骤的结构示意图；
[0019]图7为本申请实施例所述的半导体结构的形成方法中的温度折线图；
[0020]图8为本申请实施例所述的半导体结构的形成方法中的压强折线图；
[0021]图9为本申请实施例所述的方法形成的半导体结构示意图；
[0022]图10为常规方法形成的半导体结构示意图。
具体实施方式
[0023]以下描述提供了本申请的特定应用场景和要求，目的是使本领域技术人员能够制造和使用本申请中的内容。对于本领域技术人员来说，对所公开的实施例的各种局部修改是显而易见的，并且在不脱离本申请的精神和范围的情况下，可以将这里定义的一般原理应用于其他实施例和应用。因此，本申请不限于所示的实施例，而是与权利要求一致的最宽范围。
[0024]下面结合实施例和附图对本专利技术技术方案进行详细说明。
[0025]为了避免在硅锗外延层在生长过程中，尤其是种子层的生长过程中，由于高压低温的生长环境导致种子层均一性较差的问题，本申请提供一种半导体结构的形成方法，使用低压低温的反应环境来生长源极和漏极，可以提高源极和漏极的均一性，降低缺陷，提高可靠性。
[0026]图1为本申请实施例所述的半导体结构的形成方法的流程图。下面结合附图对本申请实施例所述的半导体结构的形成方法进行详细说明。
[0027]参考图1，本申请所述的半导体结构的形成方法包括：
[0028]步骤S110：提供半导体基底，所述半导体基底包括若干沟槽，所述沟槽用于形成源极和漏极；
[0029]步骤S120：预处理阶段，对所述沟槽表面进行处理，去除沟槽表面的残留物和氧化物；
[0030]步骤S130：反应准备阶段，将温度调整至反应温度，将压强调整至反应压强，所述反应压强为10托至60托；
[0031]步骤S140：反应阶段，通入反应气体，在所述反应温度和反应压强下在所述沟槽表面生成种子层。
[0032]本申请实施例所述的半导体结构的形成方法，使用低压低温的反应环境来生长源极和漏极，可以提高源极和漏极的均一性，降低缺陷，提高可靠性。下面结合附图进一步对
本申请的技术方案进行说明。
[0033]图2至图6为本申请实施例所述的半导体结构的形成方法中各步骤的结构示意图。
[0034]参考图2和图3，步骤S110，提供半导体基底200，所述半导体基底200包括若干沟槽210，所述沟槽210用于形成源极和漏极。其中，图2为所述半导体基底200的立体图，图3为所述半导体基底200沿图2中虚线所在的平面做的截面图。
[0035]在本申请的一些实施例中，所述半导体基底200包括半导体衬底201以及位于所述半导体衬底201上与所述半导体衬底201一体的鳍片202，所述沟槽210位于所述鳍片202中。本申请实施例仅以FinFET器件作为示例，在其他实施例中，所述半导体结构也可以是除FinFET器件以外的其他器件。需要理解的是，本申请技术方案是一种生长外延层的方法，并不限定这种方法使用的场景。
[0036]在本申请的一些实施例中，所述半导体基底200的材料可以包括(i)元素半导体，例如硅或锗等；(ii)化合物半导体，例如碳化硅、砷化镓、磷化镓或磷化铟等；(iii)合金半导体，例如硅锗碳化物、硅锗、磷砷化镓或磷化镓铟等；或(iv)本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供半导体基底，所述半导体基底包括若干沟槽，所述沟槽用于形成源极和漏极；预处理阶段，对所述沟槽表面进行处理，去除沟槽表面的残留物和氧化物；反应准备阶段，将温度调整至反应温度，将压强调整至反应压强，所述反应压强为10托至60托；反应阶段，通入反应气体，在所述反应温度和反应压强下在所述沟槽表面生成种子层。2.如权利要求1所述半导体结构的形成方法，其特征在于，所述半导体基底包括半导体衬底以及位于所述半导体衬底上与所述半导体衬底一体的鳍片，所述沟槽位于所述鳍片中。3.如权利要求1所述半导体结构的形成方法，其特征在于，所述预处理阶段包括第一子阶段和第二子阶段，所述第一子阶段去除所述沟槽表面的残留物，所述第二子阶段去除所述沟槽表面的氧化物。4.如权利要求3所述半导体结构的形成方法，其特征在于，所述第一子阶段包括：将所述反应腔的...

【专利技术属性】
技术研发人员：唐子波，张凯，何崇敏，唐磊，
申请(专利权)人：中芯南方集成电路制造有限公司，
类型：发明
国别省市：