用于存储器子系统的具有低奇偶校验成本的双层代码技术方案

一种存储器子系统，其经配置以使用纠错码和纠删码对数据进行编码以用于将数据存储到存储器单元中，且经配置以对从所述存储器单元检索的数据进行解码。举例来说，使用所述纠错码(例如，低密度奇偶校验(LDPC)码)对预定大小的数据单元进行单独编码以生成第一层的奇偶校验数据。使用所述纠删码来对所述数据单元内的符号进行交叉编码。根据所述纠删码计算出第二层的奇偶校验符号。还可使用所述纠错码对具有等于所述预定大小的总大小的奇偶校验符号集合进行编码以生成所述奇偶校验符号的奇偶校验数据。校验数据。校验数据。

【技术实现步骤摘要】
【国外来华专利技术】用于存储器子系统的具有低奇偶校验成本的双层代码
[0001]相关申请
[0002]本申请案主张2020年5月26日提交且标题为“用于存储器子系统的具有低奇偶校验成本的双层代码(Two
‑
Layer Code with Low Parity Cost for Memory Sub
‑
Systems)”的第16/883,839号非临时美国专利申请的优先权，所述非临时美国专利申请主张2019年6月21日提交且标题为“用于存储器子系统的具有低奇偶校验成本的双层代码(Two
‑
Layer Code with Low Parity Cost for Memory Sub
‑
Systems)”的第62/864,876号临时美国专利申请的优先权，所述申请的全部公开内容特此以引用的方式并入本文中。


[0003]总的来说，本文公开的至少一些实施例涉及存储器系统，且更具体地说，涉及但不限于用于将数据存储在存储器子系统中以及从存储器子系统检索数据的双层代码。

技术介绍
<br/>[0004]本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种方法，其包括：根据用于纠错码的预定有效负载大小将从主机系统接收的数据拆分成数据单元；使用所述纠错码对所述有效负载大小的每个相应数据单元进行编码以生成第一层的奇偶校验数据；使用纠删码来对所述数据单元内的符号进行编码；根据所述纠删码计算出第二层的奇偶校验符号；以及使用所述纠错码对所述奇偶校验符号进行编码以生成所述奇偶校验符号的奇偶校验数据。2.根据权利要求1所述的方法，其中所述纠错码是低密度奇偶校验(LDPC)码。3.根据权利要求2所述的方法，其中根据所述预定有效负载大小来对所述奇偶校验符号进行分组以用于使用所述纠错码进行编码以生成所述奇偶校验符号的所述奇偶校验数据。4.根据权利要求2所述的方法，其还包括：将所述数据单元的所述符号、所述第一层的所述奇偶校验数据、所述奇偶校验符号和所述奇偶校验符号的所述奇偶校验数据存储在一或多个集成电路裸片中的单独平面中。5.根据权利要求4所述的方法，其中在所述奇偶校验符号当中，存储在平面中的每个相应奇偶校验符号基于所述数据单元的所述符号的存储在未存储所述相应奇偶校验符号的平面中的一部分而生成。6.根据权利要求5所述的方法，其中所述数据单元的所述符号的所述部分和所述奇偶校验符号使用多遍编程操作存储在所述单独平面中。7.根据权利要求6所述的方法，其中所述多遍编程操作包含第一平面上的第一页的第一遍编程和第二平面上的第二页的第二遍编程。8.根据权利要求6所述的方法，其中经由以不同模式编程所述单独平面。9.根据权利要求8所述的方法，其中所述不同模式包含第一模式和第二模式；且所述第一模式和所述第二模式是以下各者中的不同者：单层级单元(SLC)模式；多层级单元(MLC)模式；三层级单元(TLC)模式；以及四层级单元(QLC)模式。10.一种存储指令的非暂时性计算机存储媒体，所述指令当在存储器子系统中执行时使所述存储器子系统执行方法，所述方法包括：基于纠错码对从存储器单元检索的数据进行解码；确定所述解码不成功；标识无法经由所述纠错码成功解码的第一符号；基于纠删码生成第二符号以作为所述第一符号的替代；以及基于所述纠错码对所述第二符号进行解码。11.根据权利要求10所述的非暂时性计算机存储媒体，其中所述方法还包括重复以下操作：标识无法经由所述纠错码成功解码的第三符号；
基于所述纠删码生成所述第三符号的替代的替代符号；以及基于所述纠错码对所述替代符号进行解码。12.根据权利要求11所述的非暂时...

【专利技术属性】
技术研发人员：S，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：