本公开的各实施例涉及基于浮栅NVM阵列的卷积计算方法和装置。在实施例中，一种方法，将属于非易失性存储器单元的浮栅晶体管编程为与权重因子分别相对应的多级阈值电压；利用控制信号执行经编程的浮栅晶体管的感测操作，该控制信号被适配为使对应的存储器单元在由相应经编程的阈值电压确定的时刻变为导电；在每个存储器单元变为导电的经过时间期间，通过使用输入值执行卷积计算；以及输出由卷积计算产生的输出值。生的输出值。生的输出值。
【技术实现步骤摘要】
基于浮栅NVM阵列的卷积计算方法和装置
[0001]相关申请的交叉引用
[0002]本申请要求于2020年8月5日提交的法国专利申请号2008286的权益，该申请在此通过引用并入本文。
[0003]本申请涉及卷积计算，具体地涉及内存计算，例如神经网络的各层之间的卷积计算。
技术介绍
[0004]在神经网络
，术语“卷积计算”是指有限数目的输入值的输入空间到有限数目的输出值的输出空间之间的计算，其中每个输出值的计算使用所有输入值。这种计算最方便的数学表达式是卷积矩阵算子与输入值向量的矩阵乘积，从而得到输出值向量。因此，每个输出值都是通过乘法和累加运算获取的。
[0005]术语“内存计算”表示在存储计算参数的电路(称为存储器)中实时执行的计算，并且与经典计算基本不同，因为内存计算不需要从存储器向处理单元传输值和参数，该处理单元将执行计算。此外，处理单元通常受限于能够同时计算的初等运算的数目，而内存计算通常根据内存计算机有限的能力来计算所有结果并且立即提供它们，而独立于计算元素的数量。
[0006]经典的内存计算是借助电阻存储器阵列来执行的，其中每个存储器点具有已经根据计算的参数进行编程的电阻值。数字输入值被转换为施加在存储器点的行线上的电压信号，其中强度符合欧姆定律的电流流过每个存储器点。流过列线的电流通过基尔霍夫定律求和并且被转换为数字输出值，因此每个输出值都来自输入值的乘法和累加运算。
[0007]这种类型的传统技术需要输入转换器电路(数字到电压)和输出转换器电路(电流到数字)两者在大动态范围内提供非常准确的结果。因此，这些输入/输出转换器电路通常具有复杂的设计和大的尺寸，并且引入额外成本。
技术实现思路
[0008]实施例提供了一种体积紧凑、制造成本低且工作操作节能的内存计算方法和装置。
[0009]另外的实施例提供了根据以下方面的方法和装置，以提供具有基于浮栅晶体管的存储器单元的卷积计算技术。通过将阈值电压转换为持续时间并且通过根据这些持续时间执行卷积计算，来克服浮栅晶体管的非线性(控制电压与输出电流)。
[0010]根据实施例，提出了一种用于利用卷积矩阵算子的权重因子对输入值进行卷积计算的方法，该方法包括将属于非易失性存储器单元的浮栅晶体管编程为与所述权重因子分别相对应的多级阈值电压。该方法包括：利用控制信号执行经编程的浮栅晶体管的感测操作，控制信号被适配为使对应的单元在由相应编程阈值电压确定的时刻变为导电；以及在
每个存储器单元变为导电的经过时间期间，通过使用上述输入值执行卷积计算；以及输出由卷积计算产生的输出值。
[0011]表述“多级阈值电压”意为在存储器单元中使用两个以上电平的阈值电压。
[0012]换言之，根据该实施例的方法因此建议根据输入值使用存储器切换为导电所经过的时间。响应于电压斜坡，该持续时间由可编程阈值电压直接确定，并且允许实现乘法运算的结果。将乘积结果累加，以便在进行感测操作的同时形成乘法和累加序列。
[0013]因此，非易失性存储器单元通常不用于存储二进制数据。在对应的时间和能量消耗的经典方法中，二进制数据通常会在感测阶段被读取，然后被传输到处理单元并且由处理单元计算。相反，根据该实施例的方法使用非易失性存储器单元关于感测操作的行为，以便实时获取由于存储器单元的编程而配置的计算的结果。
[0014]根据该实施例的方法对温度变化具有高度弹性，因为它使用浮栅晶体管的阈值电压，阈值电压的由温度引起的变化可以容易地预测和管理。此外，该方法不使用电流转换，因此不需要复杂和大的电路来变得精确和高效。恰恰相反，根据该实施例的方法使用控制信号和导电状态的感测，其通常已经在浮栅晶体管非易失性存储器设计和操作中提供并且被很好地掌握。可以以非常有效、简单和紧凑的方式有利地实施附加的累加器。
[0015]根据实施例，执行卷积计算包括：针对每个输出值对所有输入值执行乘法和累加序列；并且对于每个乘法和累加序列，从相应存储器单元响应于控制信号而变为导电的经过时间开始，获取一个输入值与相应权重因子的乘法运算的乘积值，所有乘积值在感测操作期间并行提供并且累加在一起。
[0016]有利地，控制信号是施加在经编程的浮栅晶体管的控制栅极上的电压斜坡控制信号。
[0017]施加在控制栅极上的电压斜坡确实是生成被适配为使对应的单元在由相应编程的阈值电压确定的时刻变为导电的控制信号的简单且有效的方式。
[0018]根据实施例，当达到电压斜坡控制信号的幅度阈值时，感测操作的执行结束，幅度阈值对应于多级阈值电压的最大值。
[0019]因此，在乘法和累加序列结束时，已经达到所有可能的阈值电压，其对应于确保感测到由阈值电压存储的所有信息的最短时间。在感测操作时间期间相应地完成乘法和累加序列。
[0020]根据实施例，电压斜坡包括电压阶跃，每个电压阶跃等于多级阈值电压的相应阈值电压电平。
[0021]该实施例特别有利于区分多级阈值电压中的有效电平。
[0022]根据实施例，感测操作包括通过将由每个存储器单元驱动的电流与参考电流相比较来感测存储器单元的非导电或导电状态。
[0023]因此，电流以恒定强度值(即，参考电流的强度)工作。因此，工作强度的温度变化将以相同的方式影响所有浮栅晶体管，因此将易于预测(例如，可检测)和可管理。
[0024]根据实施例，每个存储器单元和每个相应权重因子专用于唯一对一个输入值和一个输出值。
[0025]该实施例对应于在数学上可表达为矩阵和输入值向量的矩阵乘积的卷积计算。
[0026]根据另一实施例，每个存储器单元和每个相应权重因子专用于一个输入值和一个
输出值的一定数目的配对，配对的数目等于包括输入值的输入矩阵的行的维数或列的维数的转置，并且等于包括输出值的输出矩阵的列的维数或行的维数的相应转置。
[0027]该实施例对应于在数学上可表达为矩阵和输入值矩阵的矩阵乘积的卷积计算。
[0028]根据实施例，执行卷积计算包括：生成时钟信号，时钟信号的频率被配置为在感测操作的持续时间内脉冲的时钟周期的数目等于可能的多级阈值电压的数目；以及对于每个存储器单元，只要存储器单元被感测为处于非导电状态，就在时钟信号的每个时钟周期周期性地将对应的输入值累加在对应的输出加和值上。
[0029]换言之，在根据该实施例的方法中，每个存储器单元变为导电的经过时间通过启用或阻止每个输入值以在每个时钟周期对总累加进行积分来提供乘积值。因此，一个输入值被添加到一个输出值的累加中，添加次数等于在存储器单元变为导电的持续时间期间时钟周期的出现次数。
[0030]有利地，生成电压阶跃包括在时钟信号的每个时钟周期增加阶跃。
[0031]这是用于结合提供乘法和累加序列的感测操作来生成电压斜坡控制信号的阶跃的有效方式。
[0032]优选地，感测非导电或导电状态包括：在存储器单元处于非导电状态的同时传递使能信号，使能信号控制本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种用于利用卷积矩阵算子的权重因子对输入值进行卷积计算的方法，所述方法包括：将属于非易失性存储器单元的浮栅晶体管编程为与所述权重因子分别相对应的多级阈值电压；利用控制信号执行经编程的所述浮栅晶体管的感测操作，所述控制信号被适配为使对应的存储器单元在由相应经编程的阈值电压确定的时刻变为导电；在每个存储器单元变为导电的经过时间期间，通过使用所述输入值执行所述卷积计算；以及输出由所述卷积计算产生的输出值。2.根据权利要求1所述的方法，其中执行所述卷积计算包括：针对每个输出值，对所有输入值执行乘法和累加序列，以及从相应存储器单元响应于所述控制信号而变为导电的所述经过时间开始，获取一个输入值与相应权重因子的乘法运算的乘积值，并且其中所有所述乘积值在所述感测操作期间被并行提供并且被累加在一起。3.根据权利要求1中任一项所述的方法，其中所述控制信号是被施加在经编程的所述浮栅晶体管的控制栅极上的电压斜坡控制信号。4.根据权利要求3所述的方法，其中当达到所述电压斜坡控制信号的幅度阈值时，所述感测操作的执行结束，所述幅度阈值对应于所述多级阈值电压的最大值。5.根据权利要求4所述的方法，其中所述电压斜坡控制信号包括电压阶跃，每个电压阶跃等于所述多级阈值电压的相应阈值电压电平。6.根据权利要求1所述的方法，其中所述感测操作包括：通过将由每个存储器单元驱动的电流与参考电流相比较，来感测所述存储器单元的非导电或导电状态。7.根据权利要求1的方法，其中每个存储器单元和每个相应权重因子专用于一个输入值和一个输出值的唯一配对。8.根据权利要求1所述的方法，其中每个存储器单元和每个相应权重因子专用于一个输入值和一个输出值的一定数目的配对，所述配对的数目等于包括所述输入值的输入矩阵的行的维数、或列的维数的转置，并且等于包括所述输出值的输出矩阵的列的维数、或行的维数的相应转置。9.根据权利要求1的方法，其中执行所述卷积计算包括：生成时钟信号，所述时钟信号的频率被配置为在所述感测操作的持续时间内脉冲的时钟周期的数目等于可能的多级阈值电压的数目，以及对于每个存储器单元，只要该存储器单元被感测为处于非导电状态，就在时钟信号的每个时钟周期周期性地将对应的输入值累加在对应的输出加和值上。10.根据权利要求9所述的方法，其中生成电压阶跃包括：在所述时钟信号的每个时钟周期增加阶跃。11.根据权利要求10所述的方法，其中感测所述非导电或导电状态包括：在存储器单元处于非导电状态的同时传递使能信号，并且其中所述使能信号控制逻辑“与”运算，以将所述对应的输入值传递到累加在所述对应的输出加和值上。12.根据权利要求9所述的方法，其中将所述对应的输入值累加在所述对应的输出值上
包括：将当前输出值回送到全加器运算的输入，并且另外接收所述输入值，所述当前输出值由触发器电路传递，所述触发器电路由所述时钟信号控制，以及接收所述全加器运算的结果和。13.根据权利要求1的方法，其中执行所述卷积计算包括：对于每个输...
【专利技术属性】
技术研发人员：F，
申请(专利权)人：意法半导体鲁塞公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。