电路板的电性测试方法技术

一种电路板的电性测试方法，从线路设计档与钻孔档(含通孔或盲孔)取得各待测线路之间的走线最短距离，将所述走线最短距离的范围，区分成至少一个实测距离，将各待测线路之间最短距离少于所述实测距离的线路进行电性测试，以得知在所述实测距离内的待测线路短路情形，解决了以往技术需将每一条线路两两进行量测而产生的费时问题。此电路板的电性测试方法可在可接受的漏检率内，有效测试出所述待测电路板中大部分的短路情形，无须让每一条所述待测电路走线彼此测试导通关系，以降低电路板的短路电性测试时间。路电性测试时间。路电性测试时间。

【技术实现步骤摘要】
电路板的电性测试方法


[0001]本专利技术涉及一种电路板的电性测试方法，特别是涉及一种电路板的短路测试方法。

技术介绍

[0002]现有电子产品已朝向轻薄短小且具多功能的趋势发展，因此，内部电路板往往堆叠了多层的线路结构，且线路结构中具有密集的多条电路走线，所述电路走线的电性状况对后续产品的应用有重大的影响，所以在将电路板进行后续应用前，通常会先使用一测试机对电路板的所述电路走线的电性进行验证测试。
[0003]一般来说，对所述电路走线进行电路测试时，会先针对所述电路走线的断路电性进行测试，对每一条该电路走线的其中两点测试是否导通便可得知是否断路，并会再对每一条该电路走线测试其电阻值或阻抗值，来进一步得知该电路走线是否具有缺线(凹痕)，最后才会测试所述电路走线的短路情形。
[0004]然而，测试所述电路走线的短路情形时，需测试其中一条电路走线与其他全部电路走线之间的导通关系，并进行两两短路对测，但当该电路板的所述电路走线具有数百条或数千条以上，而要完成全部的所述电路走线的短路电性测试时，会因测试量大而导致测试耗时等缺点。

技术实现思路

[0005]本专利技术的目的在于提供一种电路板的电性测试方法。
[0006]本专利技术电路板的电性测试方法包含从线路设计档取得各待测线路之间的最短距离，将所述最短距离的范围，区分成至少一个实测距离，对各所述待测线路之间，所述最短距离小于所述至少一个实测距离的线路进行电性测试，以得知在所述至少一个实测距离内的所述待测线路之间的短路情形。
[0007]本专利技术电路板的电性测试方法，所述电路板为多层板，所述待测线路通过多个通孔或多个盲孔导通后，于不同层电路板中电连接。
[0008]本专利技术电路板的电性测试方法，所述实测距离为待测线路的最短距离减去预定钻孔偏差值。
[0009]本专利技术电路板的电性测试方法，所述实测距离在不同层电路板中能相同或不相同。
[0010]本专利技术电路板的电性测试方法，位于多层板内层的所述待测线路，经由通孔或盲孔于电路板的上表面或下表面露出。
[0011]本专利技术电路板的电性测试方法，所述最短距离的范围，于区分成多个实测距离时，先行量测实测距离较短的所述待测线路短路情形。
[0012]本专利技术电路板的电性测试方法，当所述多层板的内层由通孔或盲孔贯穿时，位于内层板的线路距离为内层待测线路至所述通孔之间的距离。
[0013]本专利技术电路板的电性测试方法，露出于电路板的上表面或下表面的所述待测线路之间的距离大于实测距离，位于电路板内层的待测线路之间的距离小于实测距离。
[0014]本专利技术电路板的电性测试方法，所述线路设计档为选自Gerber档、ODB++档或钻孔档。
[0015]本专利技术的有益效果在于：通过电路走线设计档与钻孔档计算得知所述电路走线之间的线距，或可得知钻孔(通孔或盲孔)和其他电路走线之间的距离，再建立线路距离表进而得到至少一个实测距离R，并量测所述线距不大于该实测距离R的所述待测电路走线，以得知在该实测距离R内的所述待测电路走线之间的短路情形，便可在可接受的漏检率内，有效测试出所述待测电路板中大部分的短路情形，无须测试每一条该待测电路走线彼此之间的导通关系，以降低电路板的短路电性测试时间。
附图说明
[0016]图1是单层电路板的二维平面示意图，例示说明二维平面上各线路之间的线距；
[0017]图2是多层电路板的三维立体示意图，例示说明三维空间中各线路之间的线距；及
[0018]图3是多层板的二维平面并说明钻孔误差的示意图与对应的立体侧视图。
具体实施方式
[0019]下面结合附图及实施例对本专利技术进行详细说明。
[0020]参阅图1至图2，是本专利技术电路板的电性测试方法测试单层板及多层板实施例，适用于测试电路板的待测线路(电路走线)的短路情形。
[0021]首先参考下表一，通过线路设计档如Gerber或ODB++档或钻孔档，先取得待测电路板上每条待测线路的线距(所述线路之间未必平行间隔，本专利技术中线距指的是待测线路之间的最短距离)，另外，本专利技术所称的线距除了指二维平面之间的最短距离外，在多层板中，也可能是线路在三维空间中，于同一电路层上的最短距离。
[0022]表一列举了待测线路中的线路1～线路5为例，并以线距0～2mm、2～4mm作为间距分类，和线路1距离0～2mm的线路包括线路2、线路10及线路100
…
；和线路1距离2～4mm的线路包括线路3、线路30及线路121
…
；和线路2距离0～2mm的线路包括线路1、线路20及线路200
…
；和线路2距离2～4mm的线路包括线路25、线路60及线路123
…
；其余分类为4mm以上，以此类推。
[0023]表一、线路距离表
[0024][0025]在表一中，从线路设计档如Gerber或ODB++档及钻孔档取得各线路之间的走线距离，和线路1距离0～2mm之间的线路仅有线路2、10、100等，所以在短路测试时，线路3～9、线路11～99等可舍去不和线路1短路对测；同样的，和线路2距离0～2mm之间的线路仅有线路1、20、200等，所以在短路测试时，线路2～19、线路21～199等可舍去不和线路2短路对测，以此类推。更进一步的，因为线路1已经和线路2短路对测过，所以在测试线路2时可再进一步节省和线路1之间的短路对测时间，也就是，线路之间两两对测仅需进行一次。
[0026]再回到表一，表一将所述待测线路距离的范围，区分成2个实测距离，0～2mm为第1组实测距离R1、2～4mm为第2组实测距离R2(不以2组为限、每组距离间隔不限)，本专利技术可先针对相对距离在0～2mm之间的线路进行短路对测，再对距离2～4mm之间的线路进行短路对测，这些数据可用于改善制程参数，或者，数据累积后可用于评估每批待测电路板相对适合的实测距离R。
[0027]图1为一待测电路板上表面的二维平面示意图，分别有线路1、线路2、线路3及线路4，其之间的线距(最短距离)分别以d12、d13、d14、d23、d24、d34表示，从设计图档中可计算得知所述线距的最短距离d12、d23、d24、d34，进一步将所述线距距离建立出如表二的线路距离表，并决定出适合此批待测电路板的实测距离R。
[0028]参阅图1及表二，在本实施例中，设定距离0～3mm之内的距离为实测距离R，超过实测距离R的部分则选择不短路测试，因线路1及线路2之间的线距d12小于3mm、线路2及线路3之间的线距d23小于3mm，所以在短路测试时仅需针对线路1、线路2之间短路对测及线路2、线路3之间短路对测便可，其余部分可省去d13、d14、d24、d34之间的测试时间。更进一步的，在测试线路1时，因为已经测过和线路2之间的短路关系，所以在测试线路2时不需再测一次，线路2仅需测试和线路3之间的短路关系；同样的，在测试线路3时，因为已经测过和线路2之间的短路关系，所以可再节省本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电路板的电性测试方法；其特征在于：从线路设计档取得各待测线路之间的最短距离；将所述最短距离的范围，区分成至少一个实测距离；及对各所述待测线路之间，所述最短距离小于所述至少一个实测距离的线路进行电性测试，以得知在所述至少一个实测距离内的所述待测线路之间的短路情形。2.根据权利要求1所述的电路板的电性测试方法，其特征在于：所述电路板为多层板，所述待测线路通过多个通孔或多个盲孔导通后，于不同层电路板中电连接。3.根据权利要求2所述的电路板的电性测试方法，其特征在于：于考虑钻孔偏差时，所述实测距离为待测线路的最短距离减去预定钻孔偏差值。4.根据权利要求2所述的电路板的电性测试方法，其特征在于：所述实测距离在不同层电路板中能相同或不相同。5.根据权利要求2所述的电路板的电性测试方法，...

【专利技术属性】
技术研发人员：汪光夏，范姜凯，
申请(专利权)人：牧德科技股份有限公司，
类型：发明
国别省市：