氮化硅蚀刻方法技术

本发明专利技术提供了一种氮化硅蚀刻方法，包括：提供一衬底，衬底上具有氮化硅层；执行氧化工艺，在氮化硅层上形成氮氧化硅层；形成图形化的掩模层，图形化的掩模层覆盖氮氧化硅层；对氮氧化硅层及氮化硅层执行干法蚀刻工艺，并以标准蚀刻终点时间监控干法蚀刻工艺，其中，标准蚀刻终点时间利用氮化硅层的厚度、氮氧化硅层的厚度、氮化硅层的蚀刻速率以及氮氧化硅层的蚀刻速率建立。本发明专利技术中，利用氮氧化硅层覆盖氮化硅层以防止氮化硅层在重工工艺中氧化，使得经重工的衬底和未重工的衬底具有相同的结构，从而可以利用标准蚀刻终点时间对干法蚀刻工艺进行监控，以达到解决干法蚀刻机台因重工图形化的掩模层的衬底报警的问题。工图形化的掩模层的衬底报警的问题。工图形化的掩模层的衬底报警的问题。

【技术实现步骤摘要】
氮化硅蚀刻方法


[0001]本专利技术涉及半导体
，特别涉及一种氮化硅蚀刻方法。

技术介绍

[0002]在半导体工艺中，氮化硅是常见的介质材料，其应用十分广泛。
[0003]目前，氮化硅（氮化硅层）的蚀刻过程可例如：在一衬底上形成氮化硅层，在氮化硅层上形成图形化的掩模层，再干法蚀刻氮化硅层以形成图形化的氮化硅层，并在干法蚀刻的过程中利用蚀刻终点时间对氮化硅层的形成工艺进行监控（监测）。
[0004]其中，在形成图形化的掩模层后，需对图形化的掩模层进行外观检测，以防止具有外观缺陷的图形化的掩模层的衬底流入干法蚀刻工序，并对上述筛出的具有外观缺陷的图形化的掩模层执行重工工艺后再执行干法蚀刻。但在上述具有重工的图形化的掩模层的衬底在干法蚀刻中，经常出现蚀刻终点时间报警（例如蚀刻终点时间超时），导致衬底滞留于干法蚀刻机台内，不仅影响生产节拍，还在衬底上引入更多缺陷影响产品质量，甚至还有使衬底完全报废的风险。

技术实现思路

[0005]本专利技术的目的在于提供一种氮化硅蚀刻方法，用于解决重工图形化的掩模层后的衬底在干法蚀刻中报警的问题。
[0006]为解决上述技术问题，本专利技术提供一种氮化硅蚀刻方法，包括：提供一衬底，所述衬底上具有氮化硅层；执行氧化工艺，在所述氮化硅层上形成氮氧化硅层；形成图形化的掩模层，所述图形化的掩模层覆盖所述氮氧化硅层；利用所述图形化的掩模层，对所述氮氧化硅层及所述氮化硅层执行干法蚀刻工艺，并以标准蚀刻终点时间监控所述干法蚀刻工艺，其中，所述标准蚀刻终点时间利用所述氮化硅层的厚度、所述氮氧化硅层的厚度、所述氮化硅层的蚀刻速率以及所述氮氧化硅层的蚀刻速率建立。
[0007]可选的，所述氮氧化硅层的厚度为30埃~100埃。
[0008]可选的，所述氧化工艺为干氧氧化工艺。
[0009]可选的，所述氧化工艺的工艺气体包括氧气，所述氧化工艺的反应温度为200℃~300℃。
[0010]可选的，所述图形化的掩模层包括图形化的光刻胶层。
[0011]可选的，在所述干法蚀刻工艺前对所述图形化的掩模层执行外观检测，所述图形化的掩模层的外观异常，对所述图形化的掩模层执行重工工艺。
[0012]可选的，所述重工工艺包括：执行灰化工艺以去除所述图形化的掩模层；于所述氮氧化硅层上形成重工的图形化的掩模层。
[0013]可选的，所述干法蚀刻的工艺气体包括含氢的碳氟化物。
[0014]可选的，所述标准蚀刻终点时间t满足如下条件：；
通常是以包括“和/或”的含义而进行使用的，术语“若干”通常是以包括“至少一个”的含义而进行使用的，术语“至少两个”通常是以包括“两个或两个以上”的含义而进行使用的，此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括一个或者至少两个该特征，除非内容另外明确指出外。
[0026]图2为本申请实施例提供的一种氮化硅蚀刻方法的流程图。
[0027]如图2所示，本实施例提供的氮化硅蚀刻方法，包括：S01：提供一衬底，所述衬底上具有氮化硅层；S02：执行氧化工艺，在所述氮化硅层上形成氮氧化硅层；S03：形成图形化的掩模层，所述图形化的掩模层覆盖所述氮氧化硅层；S04：利用所述图形化的掩模层，对所述氮氧化硅层及所述氮化硅层执行干法蚀刻工艺，并以标准蚀刻终点时间监控所述干法蚀刻工艺，其中，所述标准蚀刻终点时间利用所述氮化硅层的厚度、所述氮氧化硅层的厚度、所述氮化硅层的蚀刻速率以及所述氮氧化硅层的蚀刻速率建立。
[0028]其中，氮化硅层可为半导体工艺制程中任意合适工序的氮化硅层，所对应形成的图形化的氮化硅层可应用于任意合适的半导体结构。
[0029]图3a~图3d是本申请实施例提供的氮化硅蚀刻方法的相应步骤对应的结构示意图。接下来，将结合图3a~图3d对氮化硅蚀刻方法进行详细说明。
[0030]下面将结合流程图对氮化硅蚀刻方法进行详细介绍。
[0031]首先，请参照图3a，执行步骤S01，提供一衬底10，衬底10上具有氮化硅层20。
[0032]其中，衬底10可以是本领域技术人员所熟知的任意合适的基底材料，例如可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S
‑
SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。本实施例中以衬底10为硅衬底10为例加以说明。
[0033]衬底10还可以包括其他任意合适的半导体结构，该些半导体结构与衬底10的工艺相匹配。
[0034]可利用任意合适的方法在衬底10上形成目标厚度的氮化硅层20，例如PECVD工艺、LPCVD工艺或ALD工艺。在本本实施例中，以PECVD工艺形成氮化硅层20为例，其工艺气体可包括硅烷（SiH4）及氨气（NH3），其工艺温度可例如为250℃~600℃。
[0035]接着，请参照图3b，执行步骤S02，执行氧化工艺，在氮化硅层20上形成氮氧化硅层30。
[0036]具体的，将靠近表面（顶部）的部分厚度的氮化硅层20氧化形成氮氧化硅层30。氮氧化硅层30相对较于氮化硅层20更为致密，氮氧化硅层30可阻止氧进入位于其下的氮化硅层20，用以防止氮化硅层20被进一步氧化（类似于“表面钝化”）。其中，可采用任意合适的氧化工艺，例如干氧氧化工艺或等离子氧化工艺，所形成的氮氧化硅层30的厚度可为30埃~100埃。
[0037]在本实施例中，采用干氧氧化工艺在氮化硅层20上形成氮氧化硅层30，其工艺气体包括氧气、氮气或惰性气体，工艺温度为200℃~300℃，以利用所形成氮氧化硅层30的上述“钝化”效果，并使干氧氧化形成氮氧化硅层30具有较佳“钝化”效果的厚度（例如50埃~80
埃），以提高工艺的容差，有利于形成厚度更为统一的氮氧化硅层30，并防止氮化硅层20在重工工艺的灰化工艺中进一步氧化。应理解，在灰化工艺中，通过采用过度（过量）处理，以避免光刻胶层的残留，若氮氧化硅层30的厚度不足，则氮氧化硅层30下的部分氮化硅层20还将进一步被氧化。
[0038]需要说明的是，氮化硅层20的表层被氧化成氮氧化硅层30，所形成的氮化硅层20与氮氧化硅层30的厚度和相较于原有氮化硅层20的厚度变化较小，可将整体厚度视为不变以便于后续的计算。
[0039]接着，请参照图3c，执行步骤S03，形成图形化的掩模层40，图形化的掩模层40覆盖氮氧化硅层30。
[0040]具体的，图形化的掩模层40可例如为图形化的光刻胶层，利用图形化的掩模层40作为后续干法蚀刻工艺的掩模，图形化的掩模层40的厚度与掩模层的材质以及待蚀刻的氮化硅层20的厚度相匹配。当然，图形化的掩模层40还可以包括抗反射层，用于改善驻波效应，以提高掩模层的分辨率，抗反射层位于氮氧化硅层30与光本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种氮化硅蚀刻方法，其特征在于，包括：提供一衬底，所述衬底上具有氮化硅层；执行氧化工艺，在所述氮化硅层上形成氮氧化硅层；形成图形化的掩模层，所述图形化的掩模层覆盖所述氮氧化硅层；利用所述图形化的掩模层，对所述氮氧化硅层及所述氮化硅层执行干法蚀刻工艺，并以标准蚀刻终点时间监控所述干法蚀刻工艺，其中，所述标准蚀刻终点时间利用所述氮化硅层的厚度、所述氮氧化硅层的厚度、所述氮化硅层的蚀刻速率以及所述氮氧化硅层的蚀刻速率建立。2.根据权利要求1所述的氮化硅蚀刻方法，其特征在于，所述氮氧化硅层的厚度为30埃~100埃。3.根据权利要求1所述的氮化硅蚀刻方法，其特征在于，所述氧化工艺为干氧氧化工艺。4.根据权利要求3所述的氮化硅蚀刻方法，其特征在于，所述氧化工艺的工艺气体包括氧气，所述氧化工艺的反应温度为200℃~300℃。5.根据权利要求1所述的氮化硅蚀刻方法，其特征在于，所述图形化的掩模层包括图形化的光刻胶层。6.根据权利要求5所述的氮化硅蚀刻方法，其特...

【专利技术属性】
技术研发人员：廖军，张志敏，
申请(专利权)人：广州粤芯半导体技术有限公司，
类型：发明
国别省市：