【技术实现步骤摘要】
显示面板及显示装置
[0001]本公开的实施例涉及一种显示面板及显示装置。
技术介绍
[0002]在显示
，例如液晶显示面板或有机发光二极管(Organic LightEmitting Diode,OLED)显示面板的像素阵列通常包括多行栅极扫描信号线和与栅极扫描信号线交错的多列数据线。对栅极扫描信号线的驱动可以通过绑定的集成驱动电路实现。近几年随着非晶硅薄膜晶体管或氧化物薄膜晶体管制备工艺的不断提高，也可以将栅极扫描信号线驱动电路直接集成在薄膜晶体管阵列基板上形成GOA(Gate driver On Array)来对栅极扫描信号线进行驱动。例如，可以采用包括多个级联的移位寄存器单元的GOA为像素阵列的多行栅极扫描信号线提供开关态电压信号(扫描信号)，从而例如控制多行栅极扫描信号线依序打开，并且同时由数据线向像素阵列中对应行的像素单元提供数据信号，以在各像素单元形成显示图像的各灰阶所需要的灰度电压，进而显示一帧图像。
技术实现思路
[0003]本公开至少一实施例提供一种显示面板，包括：栅极驱动电路、多条时钟...
【技术保护点】
【技术特征摘要】
1.一种显示面板，其特征在于，包括：栅极驱动电路、多条时钟信号线、时序控制器和多个防串行电路；其中，所述时序控制器配置为提供第一时钟信号；所述多个防串行电路与所述时序控制器和所述多条时钟信号线连接，且配置为将所述时序控制器提供的所述第一时钟信号调节为第二时钟信号，并将所述第二时钟信号输出至所述多条时钟信号线，其中，所述第二时钟信号的下降沿的下降时间小于所述第一时钟信号的下降沿的下降时间；所述栅极驱动电路包括多个级联的移位寄存器单元，分别和所述多条时钟信号线连接，所述栅极驱动电路配置为将所述第二时钟信号作为输出信号逐行输出；其中，所述多个防串行电路的每个包括至少一个电阻和至少一个电感。2.根据权利要求1所述的显示面板，其特征在于，所述至少一个电阻和所述至少一个电感串联连接或并联连接。3.根据权利要求1或2所述的显示面板，其特征在于，所述至少一个电阻的第一端和所述时序控制器连接，所述至少一个电阻的第二端和所述至少一个电感连接。4.根据权利要求1或2所述的显示面板，其特征在于，所述防串行电路的等效电阻的总阻值为1欧姆至1000欧姆；所述防串行电路的等效电感的总电感量为1微亨至1000微亨。5.根据权利要求1或2所述的显示面板，其特征在于，所述至少一个电阻包括第一电阻和第二电阻，所述至少一个电感包括第一电感和第二电感，所述第一电阻和所述第一电感并联形成第一元件，所述第二电阻和所述第二电感并联形成第二元件；所述第一元件和所述第二元件串联连接。6.根据权利要求5所述的显示面板，其特征在于，所述第一元件的等效电阻和所述第二元件的等效电阻的总阻值为1欧姆至1000欧姆；或者，所述第一元件的等效电感和所述第二元件的等效电感的总电感量为1微亨至1000微亨。7.根据权利要求1或2所述的显示面板，其特征在于，所述第一时钟信号包括在时域上按顺序排布的第一电平和第二电平，所述第二时钟信号包括在所述时域上按顺序排布的第三电平和第四电平；所述第一电平高于所述第二电平，所述第三电平高于所述第四电平；所述第四电平包括第一子电平和第二子电平；在所述时域上，所述第二子电平位于所述第三电平和所述第一子电平之间，其中，所述第二子电平低于所述第一子电平。8.根据权利要求7所述的显示面板，其特征在于，所述第一电平和所述第三电平相等，所述第一子电平和所述第二电平相等。9.根据权利要求7所述的显示面板，其特征在于，所述第三电平包括第三子电平和第四子电平，在所述时域上，所述第四子电平位于所述第三子电平和所述第二子电平之间，其中，所述第三子电平高于所述第四子电平。
10.根据权利要求9所述的显示面板，其特征在于，所述第四子电平和所述第一电平相等。11.根据权利要求1或2所述的显示面板，其特征在于，所述第一时钟信号包括在时域上按顺序排布的第一电平和第二电平，所述第二时钟信号包括在时域上按顺序排布的第三电平和第四电平，所述第一电平高于所述第二电平，所述第三电平高于所述第四电平；其中，所述第二电平高于所述第四电平。12.根据权利要求11所述的显示面板，其特征在于，所述第三电平高于所述第一电平。13.根据权利要求7所述的显示面板，其特征在于，还包括电平转换电路，配置为将所述第一时钟信号转换...
【专利技术属性】
技术研发人员：邵喜斌，廖燕平，陈东川，缪应蒙，姚树林，张银龙，苏秋杰，刘建涛，
申请(专利权)人：北京京东方显示技术有限公司，
类型：新型
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。