栅极驱动器及显示装置制造方法及图纸

本申请公开了一种栅极驱动器及显示装置，属于显示技术领域。所述栅极驱动器包括M个级联的移位寄存电路。移位寄存电路包括上拉控制模块、输出模块、第一电容和下拉模块。该栅极驱动器工作时，栅极驱动器中的多个移位寄存电路可以根据多个时钟信号依次输出驱动信号。当栅极驱动器与显示面板的多条栅极线连接时，即可向显示面板的多条栅极线依次输出驱动信号。向显示面板的多条栅极线依次输出驱动信号。向显示面板的多条栅极线依次输出驱动信号。

【技术实现步骤摘要】
栅极驱动器及显示装置


[0001]本申请涉及显示
，特别涉及一种栅极驱动器及显示装置。

技术介绍

[0002]显示面板的阵列基板包括多条栅极线、多条源极线、多个子像素，以及与多个子像素一一对应的多个开关电路。每个开关电路包括输入端、输出端和控制端。每个开关电路的控制端用于与栅极线连接，输入端用于与源极线连接，输出端用于与子像素连接。阵列基板工作时，多条栅极线依次输出驱动信号以控制开关电路导通。多条源极线通过导通的开关电路向对应的子像素中写入源极驱动信号，使对应的子像素发光。
[0003]相关技术中，通过GDL(Gate Driver Less，阵列基板行驱动)技术向多条栅极线依次输出驱动信号。GDL技术是指将栅极驱动器(Gate driver IC)直接制作在阵列基板上，使之能代替外接集成电路(Integrated Circuit，IC)来向栅极线输出驱动信号。GDL技术可以减少外接IC的焊接工序，从而提升显示面板的产能，且更适合制作窄边框或无边框的显示面板。一般地，栅极驱动器包括多个级联的移位寄存电路，每个移位寄存电路用于向一条本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种栅极驱动器，包括M个级联的移位寄存电路，所述M为大于或等于3的整数，其特征在于，所述M个级联的移位寄存电路中的第N个移位寄存电路包括：上拉控制模块、输出模块、第一电容和第一下拉模块，所述N为大于或等于2且小于或等于M
‑
1的整数；所述上拉控制模块的输出端、所述输出模块的控制端、所述第一电容的第一极板和所述第一下拉模块的第一输出端连接至第一节点；所述输出模块的输出端、所述第一电容的第二极板和所述第一下拉模块的第二输出端连接至第二节点；所述输出模块的输出端用于输出驱动信号；所述上拉控制模块的输入端和控制端用于输入第N
‑
1个移位寄存电路输出的驱动信号，所述第一下拉模块的控制端用于输入第N+1个移位寄存电路输出的驱动信号，所述第一下拉模块的输入端用于输入低电平信号；在所述输出模块的输入端输入第N个时钟信号，且所述上拉控制模块的输入端和控制端输入所述第N
‑
1个移位寄存电路输出的驱动信号的情况下，所述输出模块的输出端输出驱动信号；在所述第一下拉模块的控制端输入所述第N+1个移位寄存电路输出的驱动信号，且所述第一下拉模块的输入端输入低电平信号的情况下，所述输出模块的输出端停止输出驱动信号。2.如权利要求1所述的栅极驱动器，其特征在于，所述第一下拉模块包括：第一下拉单元和第二下拉单元；所述第一下拉单元的输出端连接至所述第一节点，所述第二下拉单元的输出端连接至所述第二节点，所述第一下拉单元的输入端和所述第二下拉单元的输入端均用于输入所述低电平信号，所述第一下拉单元的控制端和所述第二下拉单元的控制端均用于输入所述第N+1个移位寄存电路输出的驱动信号。3.如权利要求1所述的栅极驱动器，其特征在于，所述输出模块包括：第一晶体管和第二晶体管；所述第一晶体管的第一极和所述第二晶体管的第一极均用于输入所述第N个时钟信号，所述第一晶体管的控制极和所述第二晶体管的控制极均连接至所述第一节点，所述第一晶体管的第二极和所述第二晶体管的第二极均用于输出所述驱动信号，所述第一晶体管的第二极连接至所述第二节点。4.如权利要求3所述的栅极驱动器，其特征在于，所述第N个移位寄存电路还包括：第二下拉模块；所述第二下拉模块的第一...

【专利技术属性】
技术研发人员：卢昭阳，李荣荣，
申请(专利权)人：惠科股份有限公司，
类型：发明
国别省市：