导线架型电气封装体制造技术

本实用新型专利技术是关于一种导线架型电气封装体，其包括一晶片、一导线架、一贴带、多条导线及一封胶。晶片具有一第一面及相对的一第二面，而第一面具有一导通区域及一接合区域。导线架具有多个引脚，其一端延伸至晶片的接合区域。贴带是配置于晶片的接合区域与这些引脚之间，用以将晶片贴附至导线架。这些导线的两端是分别连接至该导通区域及这些引脚。封胶包覆局部的晶片的第一面、局部的导线架、局部的贴带及这些导线，但暴露出晶片的第二面，且暴露出这些引脚的另一端。（*该技术在2015年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及一种电气封装体(electronic package)，特别是涉及一种应用导线架(leadframe)作为承载器的导线架型电气封装体。
技术介绍
在半导体封装制程中，导线架是经常使用的晶片承载器(chip carrier)之一，而应用导线架作为承载器的电气封装体通常可区分为针脚插入型(PinThrough Hole，PTH)以及表面粘着型(Surface Mount Technology，SMT)等两大类，其中较常见的例如有双边引脚型封装体(Dual In-LinePackage，DIP)、在晶片上搭载导线架(Lead On Chip Package，LOC)的封装体及四方扁平封装体(Quad Flat Package，QFP)等。此外，依照导线架的接脚型态，四方扁平封装体的种类更包括I型接脚的四方扁平封装体(QFI)、J型接脚的四方扁平封装体(QFJ)及四方扁平无接脚封装体(QFN)等。请参阅图1所示，其是为习知的一种晶片上搭载导线架(LOC)的封装体的示意图。在习知的晶片上搭载导线架(以下简称LOC)的封装体100中，晶片110的主动面(active surface)112是经由一贴带(tape)130而贴附至导线架120的多个引脚(lead)122，并暴露出晶片110的主动面112上的多个接垫116。此外，更藉由多条导线140来分别电性连接这些接垫116及这些引脚122，并封胶(encapsulant)150来包覆晶片110、导线架120的局部、贴带130及这些导线140。请再参阅图1所示，在习知的LOC封装体100中，由于封胶150完全地包覆晶片110，使得晶片110的背面114上的局部封胶150将造成晶片110与外界的热阻，因而阻碍晶片110的多余热量的散逸至外界，进而导致晶片110的本身的温度升高。一旦晶片110的温度升高超过其工作温度范围时，晶片110可能会发生暂时性或永久性的失效。因此，封装体100本身具有良好的散热效能，这对于晶片110来说是很重要的，特别是对于高功率(high power)的元件而言。由此可见，上述现有的导线架型电气封装体在结构与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决导线架型电气封装体存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品又没有适切的结构能够解决上述问题，此显然是相关业者急欲解决的问题。有鉴于上述现有的导线架型电气封装体存在的缺陷，本设计人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新型结构的导线架型电气封装体，能够改进一般现有的导线架型电气封装体，使其更具有实用性。经过不断的研究、设计，并经反复试作样品及改进后，终于创设出确具实用价值的本技术。
技术实现思路
本技术的目的在于，克服现有的导线架型电气封装体存在的缺陷，而提供一种新的导线架型电气封装体，所要解决的技术问题是使其提供良好的散热效能给晶片，从而更加适于实用。本技术的目的及解决其技术问题是采用以下的技术方案来实现的。依据本技术提出的一种导线架型电气封装体，其包括一晶片，具有一第一面及相对的一第二面，而该第一面具有一导通区域及一接合区域；一导线架，具有多个引脚，其一端延伸至该晶片的该接合区域；一贴带，配置于该晶片的该接合区域与该些引脚之间，用以将该晶片贴附至该导线架；多条导线，其两端是分别连接至该导通区域及该些引脚；以及一封胶，包覆局部的该晶片的该第一面、局部的该导线架、局部的该贴带及该些导线，但暴露出该晶片的该第二面，且暴露出该些引脚的另一端。本技术的目的及解决其技术问题还可以采用以下的技术措施来进一步实现。前述的导线架型电气封装体，其中所述的接合区域是位于该导通区域的外围。前述的导线架型电气封装体，其中所述的晶片更具有多个接垫，其位于该第一面的该导通区域内，且该些导线的两端是分别连接至该些接垫及该些引脚。前述的导线架型电气封装体，其中所述的该些引脚的另一端是受到折弯成形。前述的导线架型电气封装体，其中所述的贴带具有一开口，其暴露出该晶片的该导通区域。前述的导线架型电气封装体，其中所述的贴带的周缘自该晶片的周缘向外延伸。前述的导线架型电气封装体，其中所述的贴带的面积是大于该晶片的该接合区域的面积。前述的导线架型电气封装体，其中所述的封胶更暴露出该晶片的一侧面，其连接该第一面及该第二面。前述的导线架型电气封装体，其中所述的封胶包覆该晶片的该第一面的该导通区域。借由上述技术方案，本技术导线架型电气封装体至少具有下列优点本技术的导线架型电气封装体乃是藉由将晶片的相对于主动面的背面暴露于封胶之外，甚至是将晶片的侧面暴露于封胶之外，故不会有习知位于晶片的背面的封胶所产生的热阻，因而提高这类型电气封装体的散热效能，同时可具有较低的制造成本。综上所述，本技术特殊结构的导线架型电气封装体，其具有上述诸多的优点及实用价值，并在同类产品中未见有类似的结构设计公开发表或使用而确属创新，其不论在结构上或功能上皆有较大的改进，在技术上有较大的进步，并产生了好用及实用的效果，且较现有的导线架型电气封装体具有增进的多项功效，从而更加适于实用，而具有产业的广泛利用价值，诚为一新颖、进步、实用的新设计。上述说明仅是本技术技术方案的概述，为了能够更清楚了解本技术的技术手段，而可依照说明书的内容予以实施，并且为了让本技术的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。附图说明图1是为习知的一种晶片上搭载导线架(LOC)的封装体的示意图。图2A至图2E所示为本技术的实施例的一种裸晶背导线架型的电气封装体的制程。图3是为图2A的区域3的仰视局部放大图。图4是为图2E的电气封装体装配至电路板的示意图。10电路板 12接点100封装体 110晶片112主动面 114背面116接垫 120导线架122引脚 130贴带140导线 150封胶200封装体 210晶片212主动面 212a导通区域212b接合区域 214背面216接垫 218侧面220导线架 222引脚 230贴带 232贴带开口240导线250封胶具体实施方式为更进一步阐述本技术为达成预定专利技术目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本技术提出的导线架型电气封装体其具体实施方式、结构、特征及其功效，详细说明如后。请依序参阅图2A至图2E所示，所示为本技术的实施例的一种裸晶背导线架型的电气封装体的制程。首先如图2A所示，提供一晶片210，其具有一第一面212及对应的一第二面214，其中第一面212例如是晶片210的主动面，而第二面214例如是晶片210的相对于主动面的背面。请同时参阅图2A及图3所示，其中图3是为图2A的区域3的仰视局部放大图。晶片210的第一面212具有一导通区域212a及一接合区域212b。在本实施例中，接合区域212b包围导通区域212a，而晶片210更具有多个接垫216，其位于导通区域212a之内，用以作为晶片210的讯号输出入端点。为了将晶片210结构性地连接至导本文档来自技高网...

【技术保护点】
一种导线架型电气封装体，其特征在于其包括：　　　　一晶片，具有一第一面及相对的一第二面，而该第一面具有一导通区域及一接合区域；　　　　一导线架，具有多个引脚，其一端延伸至该晶片的接合区域；　　　　一贴带，配置于该晶片的该接合区域与该些引脚之间，用以将该晶片贴附至该导线架；　　　　多条导线，其两端是分别连接至该导通区域及该些引脚；以及　　　　一封胶，包覆局部的该晶片的该第一面、局部的该导线架、局部的该贴带及该些导线，但暴露出该晶片的该第二面，且暴露出该些引脚的另一端。

【技术特征摘要】
1.一种导线架型电气封装体，其特征在于其包括一晶片，具有一第一面及相对的一第二面，而该第一面具有一导通区域及一接合区域；一导线架，具有多个引脚，其一端延伸至该晶片的接合区域；一贴带，配置于该晶片的该接合区域与该些引脚之间，用以将该晶片贴附至该导线架；多条导线，其两端是分别连接至该导通区域及该些引脚；以及一封胶，包覆局部的该晶片的该第一面、局部的该导线架、局部的该贴带及该些导线，但暴露出该晶片的该第二面，且暴露出该些引脚的另一端。2.根据权利要求1所述的导线架型电气封装体，其特征在于其中所述的接合区域是位于该导通区域的外围。3.根据权利要求1所述的导线架型电气封装体，其特征在于其中所述的晶片更具有多个接垫，其位于该第一面的该导通区域内，且该些导线的两...

【专利技术属性】
技术研发人员：杨智安，
申请(专利权)人：威盛电子股份有限公司，
类型：实用新型
国别省市：71[中国|台湾]