双重耐压半导体功率器件及其制备方法技术

本发明专利技术公开了一种双重耐压半导体功率器件及其制备方法，包括在基片上外延生长形成的外延层，该外延层内设有若干个深沟槽，相邻深沟槽之间的外延层内间隔设置有阱区；所述深沟槽靠近阱区一侧上下设置有栅氧化层和第一纵向场氧化层，深沟槽的另一侧设有第二纵向场氧化层，深沟槽内位于栅氧化层与第一纵向场氧化层分界处水平设有栅间隔离层，栅氧化层、栅间隔离层和第二纵向场氧化层围成填充有与外延层表面齐平多晶硅的栅沟槽，第一纵向场氧化层、栅间隔离层和第二纵向场氧化层的内侧填充有多晶硅形成屏蔽栅。本发明专利技术利用沟槽设置形成纵向沟道，以及通过双重纵向场氧化层设置，利用电荷平衡原理，实现器件双重耐压，达到高耐压的目的。压的目的。压的目的。

【技术实现步骤摘要】
双重耐压半导体功率器件及其制备方法


[0001]本专利技术涉及一种半导体器件，尤其涉及一种双重耐压半导体功率器件及其制备方法。

技术介绍

[0002]半导体功率器件按结构可分为横向导电型功率器件和垂直导电型功率器件，横向功率器件以LDMOS(Laterally
‑
diffused metal
‑
oxide semiconductor)为主，而垂直功率器件以VDMOS(Vertical
‑
diffused metal
‑
oxide semiconductor)，SGT MOS(shield gate trench或splitgatetrench MOS)，IGBT(Insulated Gate Bipolar Transistor:绝缘栅双极型晶体管)为主。半导体功率器件始终在追求更高耐压，更低的单位面积导通电阻，以及减少芯片面积。
[0003]横向导电型功率器件的特点是源极、漏极和栅极都在同一平面，没有减薄工艺和背面金属工艺，工艺简单；同时易于集成，与CMOS工艺兼本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种双重耐压半导体功率器件，其特征在于：包括在基片(1)上外延生长形成的外延层(2)，该外延层(2)内设有若干个深沟槽(3)，相邻深沟槽之间的外延层内间隔设置有阱区(4)；所述深沟槽靠近阱区一侧上下设置有栅氧化层(5)和第一纵向场氧化层(6)，深沟槽(3)的另一侧设有第二纵向场氧化层(7)，深沟槽(3)内位于栅氧化层与第一纵向场氧化层分界处水平设有栅间隔离层(8)，栅氧化层(5)、栅间隔离层(8)和第二纵向场氧化层(7)围成填充有与外延层表面齐平栅极多晶硅(9)的栅沟槽(10)，第一纵向场氧化层(6)、栅间隔离层(8)和第二纵向场氧化层(7)的内侧填充有屏蔽栅多晶硅(11)。2.根据权利要求1所述的双重耐压半导体功率器件，其特征在于：所述屏蔽栅多晶硅(11)与栅极多晶硅(9)分别上下设置。3.根据权利要求1所述的双重耐压半导体功率器件，其特征在于：所述栅氧化层(5)的深度超过阱区(4)的深度。4.根据权利要求1所述的双重耐压半导体功率器件，其特征在于：所述外延层(2)上方依次设置有氧化层(12)和介质层(13)，介质层(13)上设置有接触孔沟槽，接触孔沟槽内淀积有分别形成源极(14)、栅极(15)和漏极(16)的接触金属。5.权利要求1至4任一所述的一种双重耐压半导体功率器件的制备方法，其特征在于，包括如下步骤：(1)、根据MOSFET的特性需求选择外延圆片，该圆片由低范围电阻率的基片和定值电阻率的外延层组成，在基片上进行外延生长形成一外延层，并在外延层上生长一层氧化层再淀积一层氮化硅层形成掩膜层；(2)、进行沟槽光刻，先刻蚀掩膜层形成刻蚀窗口，然后去除光刻胶；(3)、对刻蚀窗口进行沟槽刻蚀，在掩膜层的掩蔽作用下形成深沟槽；(4)、在深沟槽表面生长场氧化层；(5)、在深沟槽的场氧化层内侧填充屏蔽栅多晶硅，并刻蚀至与外延层表面齐平；(6)、屏蔽栅多晶硅光刻：通过光刻胶掩蔽，保留深沟槽两端部的多晶硅，将有源区的屏蔽多晶硅刻蚀至低于外延层表面1～1.5um处，并形成浅沟槽；(7)、离子注入掺杂屏蔽栅多晶硅；(8)、在浅沟槽内填充氮化硅并刻蚀至与外延层表面齐平；(9)、涂覆光刻胶并曝光，进行场氧化层光刻，离子注入外延层形成阱区；(10)、去除浅沟槽靠近阱区一侧的场氧化层；(11)、去除光刻胶，去除浅沟槽内的氮化硅形成栅沟槽；然后只在阱区表面的外延层生长栅氧化层，栅沟槽底部的屏蔽栅表面同时生长氧化层作为栅间隔离层；(12)、在栅沟槽填充多晶硅并刻蚀至与外延层表面齐平；(13)、在外延层上表面均离子注入形成重掺杂区；(14)、淀积介质层，然后接触孔光...

【专利技术属性】
技术研发人员：代萌，
申请(专利权)人：江苏格瑞宝电子有限公司，
类型：发明
国别省市：