一种具有ESD保护的MOSFET结构及制造方法技术

本申请公开了一种具有ESD保护的MOSFET结构及制造方法，属于半导体功率器件和半导体功率器件制造技术领域。该结构主要包括硅衬底；外延层，其生长在硅衬底上方；有源区，其形成在外延层的第一区域；以及ESD模块区，其形成在外延层的第二区域的沟槽内，用于对有源区进行静电保护，其中，ESD模块区的上表面与有源区的上表面大致平齐，形成第一表面。本申请能够在保证MOSFET的抗静电能力和抗过电压能力条件下，减小ESD模块区和有源区的台阶差，降低工艺难度，提高了芯片生产良率，改善元器件的性能。改善元器件的性能。改善元器件的性能。

【技术实现步骤摘要】
一种具有ESD保护的MOSFET结构及制造方法


[0001]本申请涉及功率器件和半导体功率器件制造
，特别涉及一种具有ESD保护的MOSFET结构及制造方法。
[0002]背景技
[0003]随着科技的发展和技术革新，在电路设计中对半导体功率器件的性能要求也越来越高，除了要考虑半导体功率器件的抗雪崩能力之外，还要保证半导体功率器件的防静电能力和抗过电压能力，为此工程师们在半导体功率器件中引入了ESD模块。但ESD模块的存在会导致ESD模块与半导体功率器件的有源区形成台阶差，这种台阶差会降低芯片生产良率、半导体功率器件的性能，影响半导体功率器件的稳定性。
[0004]在现有技术中通常采用局域平坦化工艺来减小台阶差,局域平坦化工艺对台阶差的减小程度有限，使用这种工艺制造方法经常发生芯片边缘位置孔形貌异常现象，从而导致芯片漏
‑
源漏电增大问题，或出现芯片边缘位置因发生光刻胶涂胶异常而导致ESD功能异常现象。
[0005]在现有技术中还会采用增大ESD区域与有源区域间距来减小台阶差，但此方法会减小半导体功率器件有源区面积占比，牺牲半导体功率器件性能。
[0006]在现有技术中还会采用全局平坦化工艺消除台阶差，但全局平坦化工艺成本高，大幅度增加生产成本。
[0007]申请内容
[0008]针对现有技术存在的问题，本申请主要提供一种具有ESD保护的MOSFET结构及制造方法。
[0009]为了实现上述目的，本申请采用的一个技术方案是：提供一种具有ESD保护的MOSFET结构，其包括：硅衬底；外延层，其生长在硅衬底上方；有源区，其形成在外延层的第一区域；以及ESD模块区，其形成在外延层的第二区域的沟槽内，用于对有源区进行静电保护；其中，ESD模块区的上表面与有源区的上表面大致平齐，形成第一表面。
[0010]本申请采用的另一个技术方案是：提供一种具有ESD保护的MOSFET结构制造方法，其包括：在硅衬底上方生长外延层；在外延层的第一区域形成有源区；以及利用ESD掩膜，通过蚀刻工艺在硅衬底的第二区域进行蚀刻得到沟槽；以及在沟槽内形成ESD模块区，用于对有源区进行静电保护；其中，ESD模块区的上表面与有源区的上表面大致平齐，形成第一表面。
[0011]本申请的技术方案可以达到的有益效果是：本申请设计了一种具有ESD保护的MOSFET结构及制造方法。该方法能够保证不减少有源区的面积占比的条件下，减小台阶差，提高了生产良率，提高了半导体功率器件的性能，降低了制造难度，保证了半导体功率器件的抗静电能力和抗过电压能力。
附图说明
[0012]为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现
有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
[0013]图1是本申请一种具有ESD保护的MOSFET结构制造方法的一个具体实施方式的示意图；
[0014]图2是本申请一种具有ESD保护的MOSFET结构制造方法的台阶差的示意图；
[0015]图3是本申请一种具有ESD保护的MOSFET结构制造方法的沟槽的示意图；
[0016]图4是本申请一种具有ESD保护的MOSFET结构制造方法的形成ESD模块区的示意图；
[0017]图5是本申请一种具有ESD保护的MOSFET结构制造方法的形成栅极的示意图；
[0018]图6是本申请一种具有ESD保护的MOSFET结构制造方法的形成引出孔和层间介质层的示意图；
[0019]图7是本申请一种具有ESD保护的MOSFET结构制造方法的形成正面和背面金属的示意图；
[0020]图8是本申请一种具有ESD保护的MOSFET结构制造方法的形成栅极的另一个具体实施例的示意图；
[0021]图9是本申请一种具有ESD保护的MOSFET结构制造方法的沟槽的另一个具体实施例的示意图；
[0022]图10是本申请一种具有ESD保护的MOSFET结构制造方法的形成ESD模块区的另一个具体实施例的示意图；
[0023]图11是本申请一种具有ESD保护的MOSFET结构制造方法的形成引出孔和层间介质层的另一个具体实施例的示意图；
[0024]图12是本申请一种具有ESD保护的MOSFET结构制造方法的形成正面和背面金属的另一个具体实施例的示意图；
[0025]图13是本申请一种具有ESD保护的MOSFET结构的另一个具体实施方式的示意图；
[0026]图3至图12中的各部件标记如下，1
‑
硅衬底，2
‑
外延层，3
‑
栅极沟槽，4
‑
隔离介质层，5
‑
ESD模块区，6
‑
层间介质层，7
‑
引出孔，8
‑
正面金属，9
‑
背面金属。
[0027]通过上述附图，已示出本申请的实施例，后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本申请构思的范围，而是通过参考特定实施例为本领域技术人员说明本申请的概念。
具体实施方式
[0028]下面结合附图对本申请的较佳实施例进行详细阐述，以使本申请的优点和特征能更易于被本领域技术人员理解，从而对本申请的保护范围做出更为清楚明确的界定。
[0029]需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备
所固有的要素。在没有更多限制的情况下，由语句“包括
……”
限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
[0030]沟槽MOSFET通常被应用于电机驱动和同步整流等方面作为电压驱动功率开关使用。沟槽MOSFET的工作场景使其既要防止静电造成的栅氧化层击穿，同时还要防止工作过程中产生的过电压施加到功率MOSFET的栅极上造成的功率器件的损坏。因此，在进行功率MOSFET的器件设计时，除了要考虑功率MOSFET的抗雪崩能力之外，还需努力提高功率MOSFET的抗静电能力和抗过电压能力，因此，需要在MOSFET上添加ESD模块区以保证其性能。但ESD模块区的加入会导致ESD模块区和MOSFET有源区产生如图2的台阶差。
[0031]本申请提供一种具有ESD保护的MOSFET结构及制造方法用于减少或消除如图2所示的台阶差。
[0032]图1示本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种具有ESD保护的MOSFET结构，包括，硅衬底；外延层，其生长在所述硅衬底上方；有源区，其形成在所述外延层的第一区域；以及ESD模块区，其形成在所述外延层的第二区域的沟槽内，用于对所述有源区进行静电保护；其中，所述ESD模块区的上表面与所述有源区的上表面大致平齐，形成第一表面。2.根据权利要求1所述的具有ESD保护的MOSFET结构，其特征在于，还包括，隔离介质层，其形成在所述沟槽与所述ESD模块区之间。3.根据权利要求1所述的具有ESD保护的MOSFET结构，其特征在于，还包括，正面金属层，其形成在所述外延层上方；层间介质层，其位于所述第一表面与所述正面金属层之间，用于隔绝所述有源区及所述ESD模块区与所述正面金属层之间的电连接；以及背面金属层，其贴合于所述硅衬底的下表面。4.根据权利要求1所述的具有ESD保护的MOSFET结构，其特征在于，所述沟槽的深度取值范围为3000A～10000A。5.根据权利要求4所述的具有ESD保护的MOSFET结构，其特征在于，所述ESD模块区的厚度的取值范围为4000A～9000A。6.一种具有ESD保护的MOSFET结构的制造方法，其特征在于，包括：在硅衬底上方生长外延层；...

【专利技术属性】
技术研发人员：何延强，顾书帆，刘挺，徐瑶，赵群，张博，
申请(专利权)人：扬杰科技无锡有限公司，
类型：发明
国别省市：