具有器件隔离区的半导体器件制造技术

一种元件隔离及金属布线优于现有技术的半导体器件，其元件隔离结构包括形成在掺杂衬底上的元件区域、元件隔离区，以及形成在半导体基体表面上及其背面的金属布线。所述元件隔离区内形成有与金属布线相连、沿纵向延伸的金属淀积层，所述半导体基体借助于与基体导电类型相反的一层区域与所述金属布线层相绝缘。本发明专利技术的半导体器件能降低元件隔离区的阻抗、防止自锁和干扰，即使减小布线平面面积也能保证允许电流量，且能高精度地形成布线结构。（*该技术在2011年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及装在各种电子设备上的存储器、光电转换器件、信号处理器件等半导体电路器件，特别涉及金属布线结构和元件隔离结构得到改进的半导体器件。过去，半导体器件中的元件隔离结构如图1A所示。图中，1是金属布线，2、3是形成晶体管、电阻、电容、光敏元件等的元件区域，使这些元件相互绝缘的是元件隔离区，即掺杂的Si衬底4和同样掺杂的Si层5等。元件隔离区4、5的电位由金属布线1及6来固定。例如，固定摄象元件的元件隔离区如图1B所示那样构成。图中，4为P型衬底，5′为n+埋层，2为n-外延生长层，5为n+层。所述n-外延层2是光电转换区，n+埋层5′及n+层5为元件区域。n-外延层2通过n+埋层5′及n+层5保持正电位。由于n-外延层2与n+层5结合产生的内部电场，在光照射下生成的电子被吸引到n+埋层5′及n+层5，而空穴却被封闭在它们围出的象素内不能向邻接的象素扩散，从而能防止互相干扰。但是，现有技术还存在着以下需要解决的问题。①元件隔离区5的阻抗达数+至数百Ω/ 。因此，如果电流流入区域5、电位上升的话，元件区域2、3之间的寄生晶体管导通，成为自锁及功能不稳等的原因。②由于区域5的阻本文档来自技高网...

【技术保护点】
一种具有元件隔离区的半导体器件，具有形成在掺杂半导体衬底上的元件区域和元件隔离区，以及形成在所述元件区域表面上或所述衬底背面上的金属布线，其特征在于：所述元件隔离区内形成有沿纵向延伸的、与所述金属布线相连的，以铝为主要成分的区域。

【技术特征摘要】
JP 1990-5-31 139623/90;JP 1990-5-31 139624/90;JP 11.一种具有元件隔离区的半导体器件，具有形成在掺杂半导体衬底上的元件区域和元件隔离区，以及形成在所述元件区域表面上或所述衬底背面上的金属布线，其特征在于所述元件隔离区内形成有沿纵向延伸的、与所述金属布线相连的，以铝为主要成分的区域。2.一种具有元件隔离区的半导体器件，其特征在于绝缘衬底上具有元件区域、成为沿纵向延伸的元件隔离区的、以铝为主要成分的金属区，该金属区的一端与所述绝缘衬底接触，...

【专利技术属性】
技术研发人员：石冢敬治，片冈有三，一濑敏彦，高桥秀和，大图逸男，
申请(专利权)人：佳能株式会社，
类型：发明
国别省市：JP[日本]