具有薄膜晶体管的电子器件制造技术

一个适用于动态激活光电显示器的电路是由薄膜绝缘栅半导体器件构成的。这种器件包括仅产生少量漏电流的ＰＭＯＳＴＦＴＳ。除该动态电路以外，还构成了既包括ＮＭＯＳ又包括ＰＭＯＳ薄膜晶体管的ＣＭＯＳ电路，用以驱动该动态电路。（*该技术在2013年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及到一种矩阵器件，它具有一种矩阵结构，具有用作转换装置的MOSFETs和MISFETs(统称为MOS装置)并被用于执行诸如液晶显示和动态RAM(DRAM)的动态操作。这些矩阵器件的例子包括光电显示器件和半导体存贮器。本专利技术还涉及到一种用于驱动这种矩阵器件的电路。特别是，本专利技术涉及到一种使用薄膜晶体管，诸如是在绝缘基底上作为一个MOS器件而形成的薄膜晶体管的器件。最近，已经实现一种绝缘栅半导体器件，该装置在其绝缘基底上包含一个以薄膜型式存在的活性层(也称活性区)。特别是，薄膜绝缘栅晶体管或所谓的薄膜晶体管(TFT)正在被认真地研究着。人们倾向于使用这些器件去控制在具有诸如液晶显示的矩阵结构的显示器件上的像素，根据所使用的半导体材料和晶体状态，这些器件可以分为非晶硅TFTs或多晶硅TFTs。另外，目前还研究了一种材料，这种材料表现出多晶和非晶状态之间的情况。这种材料称之为半非晶材料，并且认为它是一种微晶可浮动的非晶结构。如以后将要说明的，这是单晶状态下的高迁移率和非晶状态下的低漏电流二者良好结合的一种材料。另外，多晶硅TFTs还被用于单晶硅的集成电路上。作为一种SOI(绝缘体上的硅)技术，这是公知的。例如，在大规模集成电路的SRAM中，这种TFTs被用作负载晶体管。但是在这种情况下，就极少使用非晶硅TFTs。由于导电互连不是通过电容耦合到基底上的，所以绝缘基底上的半导体电路可以相当高的速度工作。已经提出了一种计划将这种半导体电路用于超高速微处理器和超高速存贮器。通常，非晶硅半导体具有较低的场迁移率，从而使其不能应用于需高速操作的那些TFTs中。另外，P型非晶硅具有极低的场迁移率;从而不可能用其制造P-沟道TFTs或PMOSTFTs。因此，企图利用P-沟道TFTs或PMOSTFTs和N-沟道TFTs或NMOSTFTs相互结合制造互补型MOS(CMOS)是不可能的。但是，由非晶硅半导体制成的TFS具有低截止电流的优点。所以，这种TFTs用于诸如液晶显示装置的有源矩阵晶体管等场合，在这种场合下，不需要高速操作，仅需要一种导电类型且必须能良好地保持荷电。另一方面，多晶硅半导体比非晶硅半导体具有较高的场迁移率并因此能进行高速操作。例如，使用通过激光退火重结晶而生成的硅膜的场迁移率高达300cm2/v.s，这就非常接近在一个普通单晶硅基底上形成的MOS晶体管的大约500cm2/v.s的场迁移率。硅单晶硅上MOS电路的操作速度受到基底和传导连接之间的寄生电容的限制。相比之下，在多晶硅半导体(再结晶的硅膜)的情况下，由于电路位于绝缘基底上，这种限制就不存在了。因此，期待极高速操作。PMOSTFTs类似于NMOSTFTs，也可以用多晶硅制造。因此，可以形成CMOS电路。例如，具有所谓单片结构的有源矩阵液晶显示器，即不仅其有源矩阵部分，而且诸如驱动器等外用部分也由CMOS多晶硅TFTs制造的产品是公知的。在前述SRAM中所使用的TFTs就是考虑到这一点而形成的。PMOS器件是由TFTs构成的并且被用作负载晶体管。在通常的非晶TFTs中，通过如在单晶制造技术中所使用的自对准处理来形成源/漏区是很困难的。由于栅极和源/漏区的几何重叠所引起的寄生电容会引起问题。因此，多晶硅TFTs能够利用自对准处理，并借此使寄生电容被极大地抑制。尽管多晶硅TFTs具有上述优点，但已经指出其中还存在某些问题。在通常的多晶硅TFTs中，在绝缘基底上形成一个活性层。在活性层上形成一个绝缘栅膜和多个栅极，这种结构为共平面型，虽然这种结构可以使用自对直处理，但是对于减少来自活性层的漏电流(截止电流)却是困难的。虽然还不能完全理解漏电流所有起因，但其主要是由于在下面基底和活性层之间建立起的界面俘获电荷而引起的。因此，通过仔细并使其界面俘获密度减少到几乎与在栅氧化层膜与活性层之间的接口上的密度相等使漏电流问题得以解决。特别是，在高温处理(最高处理温度约为1000℃极量级)中，基体由石英制成，在基体上形成硅覆盖层，并经过约1000℃的热氧化处理形成硅覆盖层的清洁表面。然后，利用低压CVD或其他方法形成硅活性层。在低温处理(最高温度低于650°，也称为中间温度处理)中，形成一个具有与栅绝缘膜界面俘获密度同样低的界面俘获密度的硅氧化膜以用作基底和活性层之间的基础膜。对于形成一个硅氧化膜而言，溅射是一个相当好的方法。具有良好特性的氧化膜还可以通过ECR、CVD或TEOS的等离子体辅助CVD得到。然而，这样做仍然不能减少漏电流。特别是，来自NMOS的漏电流比起来自PMOS的漏电流在幅值上要大一个数量级或更多。我们猜想是较弱的N型活性层引起了这个较大的漏电流。实际上，我们已经利用高重复性观察到通过高温或低温处理所制造的PMOS和NMOS器件的阈值电压在负方向上的变化。特别是，在没有掺杂任何其它掺杂物的高纯硅情况下，我们可以推导出，在如同非晶硅情况那样所获得的弱结晶度情况下，活性层变成弱N型。通过高温处理所获得的多晶硅含有很多晶格缺陷和悬空键，这和一个理想的单晶硅是极不相同的。这些晶格缺陷和悬空键就成为一和施主并提供电子。当然，诸如痕量钠离子等杂质元素的影响。总之，若上述任一种情况存在，我们就能够解释上述现象，即NMOS器件比起PMOS器件具有低得多的阈值电压和更大的漏电流。这一点示于附图说明图1(A)-(B)。如图1(A)所示，NMOS的N+源极12接地。一个正电压被接到N+漏极13。在这种状态下，若加上高于栅极11阈值电压Vth的一个电压，那么，将在活性层14的栅极的这边上形成一个沟道，且漏极电流将以实线箭头所示之方向流动。但是，由于活性层14具有弱N型(N-型)特性，所以，一个几乎与栅极电压无关的电流将如虚线箭头方向所示由源极流向漏极。纵使栅极电位低于阈值电压Vth，仍有虚线箭头所示的电流流过。若栅极电位是一个大的负值，那么将建立一个P型反转层16，如图1(B)所示，但是沟道完全没有反型。相反地，若施加了一个过量的电压，电子就会积累在栅极的相反面从而产生一个沟道，则围绕NMOS器件所实际获得的数据就与上述考虑不相符合了。在PMOS情况下，由于活性层具有N-型特性，所以，阈值电压较高，但在栅极反面的漏电流却极大的减少了。图2(A)和(B)示出了某些情况，在这些情况中，在PMOS上分别加上低于阈值电压的电压和超过阈值电压的电压被施加到PMOS上。这种来自NMOS的明显的漏电流对于各种应用，特别是在需要动态操作的应用中都是一种阻碍。例如，在液晶或DRAM的有源矩阵阵列中，会使图象信息或所存贮的信息丢失掉。因此，必需减少这种漏电流。一种方法就是制造一种本征(I-型)或弱P-型的NMOS活性层。例如，在形成活性层时，将适当量的P-型掺杂物，诸如硼仅注入到NMOS或者是NMOS和PMOS中以制造一个NMOSI-型或弱P-型的活性层。这样就可以使NMOS的阈值电压得到提高，并且使漏电流极大地减少。但是这种方法存在某些问题。通常，所使用的CMOS电路含有一个基底，并在该基底上制造有NMOS器件和PMOS器件。在掺杂物仅被注入到N-型中的场合，需要过多的光刻步骤。在P-型渗杂物将被注入到NMOS和PMOS器件两者的活性层中的场合，需要浓度小的掺杂物注入技本文档来自技高网...

【技术保护点】
一种电子器件，包括：由至少一个ｎ－型晶体管组成的晶体管元件；一个Ｐ－型晶体管；和一个电容器；其中所述的晶体管元件、所述的Ｐ－型晶体管和所述的电容器彼此相互串联连接。

【技术特征摘要】
JP 1992-5-29 164302/921.一种电子器件，包括由至少一个n-型晶体管组成的晶体管元件；一个P-型晶体管；和一个电容器；其中所述的晶体管元件、所述的P-型晶体管和所述的电容器彼此相互串联连接。2.根据权利要求1的器件，其中，所述P-型晶体管的源极和漏极之一与所述n-型晶体管的源极和漏极之一相连接。3.一种电子器件，包括一个基底;一个在所述基底上提供的数据线;一个在所述基底上提供的栅极线;一个在所述基底上提供的象素电极;在所述基底上提供的P-型晶体管，通过其源极区和漏极区之一与所述象素电极相连，并通过其源极和漏极区的另一个与所述数据线相连，还通过其栅极和所述栅极线相联;和在所述象素电极和透明导电膜之间提供电光调制层。4.根据权利要求3的器件，其中，在所述P-型晶体管中的源和漏区之间提供的区域包含有浓度为1017原子/厘米3或更少的P-型杂质。5.根据权利要求3的器件，其中，在源和漏区之间所提供的区域包含有半非晶半导体。6.根据权利要求3的器件，其中，在源和漏区之间所提供的区域包括第一层，该层包括从一组由单晶半导体，多晶半导体和半非晶半导体组成的半导体中选择出的半导体，还包括位于所述第一层之下的第二层，该层包括与所述第一层的材料相同的非晶半导体。7.根据权利要求3的器件，其中，在源和漏区之间所提供的区域包括第一层，该层包括从由单晶硅，多晶硅和半非晶硅组成的一组中选择出的半导体，还包括位于所述第一层之下并包括非晶硅的第二层。8.根据权利要求3的器件，还包括至少一个n-型晶体管，其中，所述至少一个n-型晶体管中的每一个与相应的P-型晶体管相串联，且所述至少一个n-型晶体管中每一个的源和漏极之一与相应P-型晶体管的源和漏极之一相连接。9.根据权利要求3的器件，还包括一个与所述P-型晶体管串联的n-型晶体管。10.根据权利要求3的器件，还包括与所述P-型晶体管并联的另一个P-型晶体管。11.根据权利要求3的器件，其中，所述的P-型晶体管用作开关装置。12.一...

【专利技术属性】
技术研发人员：山崎舜平，竹村保彦，
申请(专利权)人：株式会社半导体能源研究所，
类型：发明
国别省市：JP[日本]