掩模数目减少的MOS栅控器件生产工艺制造技术

一种掩模减少用于制作ＭＯＳ栅控器件，比如功率ＭＯＳＦＥＴ的工艺，使用第一掩模（３３）顺序形成单元体（５０）和单元体（５０）中的源区（５１），再用第二掩模工序通过硅腐蚀在每个单元的硅表面形成中心开口（８０、８１），接着底割环绕中心开口（８０、８１）的氧化物（６０）。然后接触层（８４）填入每个单元的开口（８０、８１），把体（５０）和源区（５１）连接起来。在该工艺中只有一道苛刻的掩模对准工序被使用。（*该技术在2015年保护过期，可自由使用*）

【技术实现步骤摘要】

技术介绍
本专利技术涉及一种功率MOS栅控器件的生产工艺，更具体地，涉及一种用掩模数目减少、并只有一道苛刻对准工序的工艺来生产这些器件的新工艺。MOS栅控器件在本领域中是熟知的，包括的器件诸如功率MOSFET，比如在美国专利5,008,725中所说明的功率MOSFET，还有功率IGBT，比如在提交于1990年5月9日的申请序列NO.07/521,177(现已放弃)中，以及在提交于1993年3月30日的其后续申请序列NO.08/041,136(现已在1994年9月30日重新提交为申请序列NO.08/316,112)中所说明的功率IGBT。这些内容在此引入作为参考。MOS栅控器件还包括MOS栅控晶闸管、门极可关断器件等。这些器件的生产工艺包括许多光刻掩模工序和苛刻的掩模对准工序，每道工序都需要额外的生产时间和费用，而且每道工序都可能产生器件缺陷源。减少生产这种器件所需的掩模数和对准工序数是所希望的，这可提高生产成品率，并降低生产成本。美国专利5,302,537公开了一种功率MOSFET的生产工艺，其中产生一个孔穿过源区中心并进入下面的基区中。金属镀进孔中把源区和基区连接起来。但是这些区域只是在孔壁圆周区域被连接。这样源区和基区之间可靠的低阻连接在大批量生产工艺中很难形成。本专利技术提供一种新的生产工艺，使生产功率MOS栅控器件所需的掩模数量减少到三。专利技术概述根据本专利技术，对N沟道器件，第一掩模确定了器件每个单元的P型体区，以及位于该P型体区域中的源区。应当指出器件布局可以是交指型的，也可以是网格状的。还应当指出体区域有时指的是MOSFET单元的沟道区。然后使用第二掩模，和每个单元的N+区上的小中心区或器件的线条对准，各向异性氧化物腐蚀在覆盖器件的氧化层上形成开口，并到达硅表面。接下来各向异性硅腐蚀在硅表面上形成和N+区同中心的浅孔。该孔深到足以穿通N+区并到下面的P型沟道或体区域。第二掩模是接触掩模，其对准是该工艺中唯一的苛刻的对准。在各向异性硅腐蚀之后是各向同性腐蚀，底割栅极氧化物以及栅极氧化物上的保护性低温氧化物，从而在芯片的硅表面露出台肩，该台肩环绕着腐蚀开口到N+单元区中。此后，可以是金属的导电层淀积在芯片(或者是其中包含许多这样的芯片的晶片)表面上，金属穿过N+区填入孔中，从而接触到下面的P型体区域，并覆盖住在硅表面环绕N+源区的台肩。因此对N+源区和下面的P区形成良好的接触。应当指出，为了使在MOS栅控器件的每个单元结构中都会自然产生的寄生NPN三极管短路，在下面P+体区域和N+源区之间的这种接触是需要的。第三掩模用来对金属形成图象，接着是烧结和背面镀金属。这样生产工艺减少到只有三道掩模工序，并只在接触掩模时有一次苛刻的对准。在另一种工艺中，为了改进接触金属在下面的栅极氧化物和低温氧化物上的台阶覆盖，上述的硅腐蚀工序使用了光刻胶遮蔽掩模。首先，低温氧化物和栅极氧化物区被各向同性地腐蚀以露出比光刻胶开口大的硅表面区。这次腐蚀会留下有些倾斜的氧化物侧壁。接着通过熟知的各种Cl2等离子体刻蚀，用光刻胶作遮蔽掩模。进行各向异性等离子体刻蚀。这种工艺会刻蚀出穿过N+源区直到P+基区、和光刻胶开口面积相同的孔。这样，一部分最初的N+表面保留下来，并露出以接收铝接触金属。为了完成器件，需要在栅极金属和栅极多晶硅电极之间提供接触。这在和源区以及体区接触的同一步掩模工序中完成。这意味着要在腐蚀硅中的孔的同时在多晶硅中腐蚀出孔。因此需要控制硅的腐蚀深度，以使P+体区已露出而多晶硅层的一部分还保留。还需要提供能承受所需阻塞电压的边缘结构。一种优选的边缘结构可使用一系列多晶硅环和间隔。通过使每个多晶硅环在有源区边上和相邻间隔的扩散物短路，就可得到这种结构。本专利技术另一个重要特性的实现方法是把重体注入物(heavy bodyimplant)注入到和源区相同的窗口中并比源区更深。这可使源区几乎完全被重掺杂体区包围。这防止了穿通击穿以及漏源泄漏，还提供了体区中从每个单元的边缘到中心的接触区的极低电阻路径。为了在紧靠表面处只留下较小轻掺杂体区而形成反型沟道，扩散参数可以调节。作为本专利技术的另一个实施方案，体区可以用一次注入和推进(drive)来形成，即通过注入体区到第一深度，大约和源区深度相同或更深，然后注入源区到更浅的深度。两次注入都通过同一掩模窗口进行。此后这两个区域经过退火，可这样来推进体区在约975℃下退火三小时，产生1-2微米的深度，而源区在约975℃下退火约1小时只获得约0.3微米的深度。这样，只采用再次注入就可形成完整的单元。之后可如前所述完成生产工艺。在另一个实施方案中，重基区接触注入通过接触窗口而不是多晶硅窗口来进行。这完成于在硅上腐蚀出孔以露出体区之后，而在金属淀积在晶片上之前。明显地，在为获得金属和体区之间的低接触电阻的金属化之前的注入不需要退火。这是因为约420℃的烧结足以激活足够多的掺杂物，而这一温度又足够低至在金属淀积以后也能承受。本专利技术的其他特性和优点会通过以下参照附图的专利技术详述变得明显起来。附图简述附图说明图1是氧化层、多晶硅层和光刻胶层在硅片上形成后的硅片中芯片的一部分横截面图。图2是图1的器件或结构在第一掩模工序完成并在光刻胶层中产生许多对称排列的槽沟或开口以后的视图。图3所示的是图2的结构除去了通过光刻胶层中开口所露出的多晶硅和栅极氧化物区域。图4所示的是图3在通过多晶硅窗口注入P+区的注入工序后的结构。图5所示的是图4在除去光刻胶以及P+注入物被推进而形成更轻掺杂的深P区以后的结构。图6和图5相似，但显示了通过多晶硅栅极确定的掩模开口注入的P+和N+注入层。图7所示的是图6在低温氧化物淀积在器件表面上之后、以及在图6的P+和N+注入区推进后的结构。图8所示的是图7在晶片中每个N+区上产生中心开口的第二掩模工序之后、以及在对下面的低温氧化物和多晶硅各向异性腐蚀到硅片表面以后的结构。图9所示的是图8在各向异性硅腐蚀形成穿通N+层的凹陷，接着由各向同性氧化物腐蚀底割LTO和栅极氧化物以后的结构。图10所示的是图9在除去光刻胶和淀积诸如铝的源极金属以后的结构。图11所示的是可用来改善台阶覆盖的工艺改进，其中在图8的工序后进行低温氧化物的各向同性腐蚀。图12所示的是图10在用光刻胶作为遮蔽掩模进行硅腐蚀的工序以后的结构。图13所示的是图12是除去光刻和对有改进台阶覆盖的结构镀金属以后的结构。图14所示的是工艺改进，其中在图3的工序以后，通过由第一掩模形成的开口，形成N+注入和P+注入。图15所示的是图14在结退火形成具有P+体区和N+源区的单元或条形之后，用前述工序完成的结构。图16所示的是本专利技术的另一个实施方案，其中P+扩散通过接触掩模形成。附图详述以下本专利技术优选实施方案的详述描述了N沟道功率MOSFET器件的制作。不过，任何合适的结改进都可用来使用该掩模数目减少的工艺来生产任何MOS栅控器件，诸如IGBT或MOS栅控晶闸管、而不论是N沟道还是P沟道。具体的布局在这些附图中没有特意示出，但应当指出所用的布局优选的是六边形单元，如那些在专利5,008,725中所示的。不过，对那些本领域的技术人员明显可见该工艺可同样适用于任何多边形结构，诸如正方形或矩形单元，不论是偏移的还是顺排的，另外也适用于交本文档来自技高网...

【技术保护点】
一种ＭＯＳ栅控半导体器件的生产工艺；该工艺包括的工序为：在硅衬底上形成栅极绝缘材料层，在栅极绝缘材料层上形成多晶硅层，在多晶硅层上形成第一光刻胶层，通过采用第一光刻掩模工序在第一光刻胶层中形成许多分离的开口以露出多晶硅层部分；对通过光刻胶层中的许多分离开口露出的多晶硅层部分进行腐蚀，以露出硅衬底表面的对应表面区；把第一导电类型杂质扩散进硅衬底的上述表面区以形成第一扩散区；把第二导电类型杂质扩散进硅衬底表面的上述表面区以形成第二扩散区，其中在硅衬底的每个上述表面区的第二扩散区具有比第一扩散区小的最终深度和横向长度；此后在器件的上表面上淀积第二绝缘层，在第二绝缘层上形成第二光刻胶层，通过和第一掩模工序对准的第二光刻工序在第二光刻胶层中形成许多中心开口，这些中心开口和在第一光刻掩模工序中形成的许多分离开口中的相应开口沿中心对准；上述每个中心开口的横向长度都比相应的第二扩散区横向长度小，其边壁和硅衬底表面所在平面相垂直；腐蚀掉第二绝缘层通过中心开口露出的部分，以露出下面各自相应的硅衬底第二表面区；在硅衬底第二表面区中腐蚀出凹陷，其深度大于第二扩散区的深度，在第二绝缘层中环绕硅衬底第二表面区腐蚀形成底割部分，以露出在硅衬底上和上述表面的底割部分相邻的衬底表面部分，此后，在表面上淀积导电层，由此该导电层既在上述凹陷的底部接触第一扩散区，又在上述底割部分的上部接触第二扩散区，还接触该底割部分的周围表面；第一扩散区掺杂较高并紧紧包围相应的一个第二扩散区，以减少穿通击穿和漏源泄漏，并在第二扩散区下面产生低阻电流输送途径。...

【技术特征摘要】
US 1994-9-1 08/299,5331.一种MOS栅控半导体器件的生产工艺；该工艺包括的工序为在硅衬底上形成栅极绝缘材料层，在栅极绝缘材料层上形成多晶硅层，在多晶硅层上形成第一光刻胶层，通过采用第一光刻掩模工序在第一光刻胶层中形成许多分离的开口以露出多晶硅层部分；对通过光刻胶层中的许多分离开口露出的多晶硅层部分进行腐蚀，以露出硅衬底表面的对应表面区；把第一导电类型杂质扩散进硅衬底的上述表面区以形成第一扩散区；把第二导电类型杂质扩散进硅衬底表面的上述表面区以形成第二扩散区，其中在硅衬底的每个上述表面区的第二扩散区具有比第一扩散区小的最终深度和横向长度；此后在器件的上表面上淀积第二绝缘层，在第二绝缘层上形成第二光刻胶层，通过和第一掩模工序对准的第二光刻工序在第二光刻胶层中形成许多中心开口，这些中心开口和在第一光刻掩模工序中形成的许多分离开口中的相应开口沿中心对准；上述每个中心开口的横向长度都比相应的第二扩散区横向长度小，其边壁和硅衬底表面所在平面相垂直；腐蚀掉第二绝缘层通过中心开口露出的部分，以露出下面各自相应的硅衬底第二表面区；在硅衬底第二表面区中腐蚀出凹陷，其深度大于第二扩散区的深度，在第二绝缘层中环绕硅衬底第二表面区腐蚀形成底割部分，以露出在硅衬底上和上述表面的底割部分相邻的衬底表面部分，此后，在表面上淀积导电层，由此该导电层既在上述凹陷的底部接触第一扩散区，又在上述底割部分的上部接触第二扩散区，还接触该底割部分的周围表面；第一扩散区掺杂较高并紧紧包围相应的一个第二扩散区，以减少穿通击穿和漏源泄漏，并在第二扩散区下面产生低阻电流输送途径。2.根据权利要求1的工艺，其中栅极绝缘材料薄层是二氧化硅。3.根据权利要求1的工艺，其中光刻胶层中的许多分离开口具有相同的形状。4.根据权利要求3的工艺，其中所述许多分离开口由闭合多边形和细长条形组成的集合中选出。5.根据权利要求1的工艺，其中第一和第二扩散区通过杂质原子注入，然后加热该衬底使杂质原子扩散进衬底中的工序形成。6.根据权利要求1的工艺，其中第二绝缘层是低温氧化物。7.根据权利要求1的工艺，其中第二表面区中的凹陷通过各向异性腐蚀形成，第二绝缘层中的底割部分通过各向同性腐蚀形成。8.根据权利要求1的工艺，其中导电层是所形成的器件的主电极层。9.根据权利要求1的工艺，其中第二绝缘层中的底割部分通过各向同性腐蚀形成，该腐蚀在第二绝缘层的底割部分中腐蚀出曲面壁，以在第二光刻胶层中确定邻近所述凹陷的悬伸遮蔽掩模凸缘，以及其中，为露出的第二表面区进行的腐蚀是用悬伸的遮蔽掩模凸缘作为遮蔽掩模的各向异性硅腐蚀，由此减少硅衬底表面上的尖锐边缘和改善其后导电层的形成。10.根据权利要求9的工艺，其中光刻胶层中的许多分离开口具有相同的形状。11.根据权利要求10的工艺，其中所述许多分离开口从闭合多边形和细长条形组成的集合中选出。12.根据权利要求9的工艺，其中第二绝缘层是低...

【专利技术属性】
技术研发人员：DM金萨，
申请(专利权)人：国际整流器公司，
类型：发明
国别省市：US[美国]