一种低压工作的高速动态比较器结构制造技术

技术编号:32220185 阅读:36 留言:0更新日期:2022-02-09 17:25
本发明专利技术提供一种低压工作的高速动态比较器结构,包括双尾动态比较器、电压下拉结构和逻辑控制电路;双尾动态比较器中预放大级将差分输入信号进行预放大后,对锁存级进行差分输出;电压下拉结构输出信号至预放大级中;电压下拉结构通过输入逻辑时钟信号,在双尾动态比较器开始工作的瞬间将输入给预放大级的信号下拉到负压;本发明专利技术使动态比较器有效工作在低电源范围,实现高速锁存的功能,且不增加其固有偏差;本发明专利技术的电路结构具有更加快速的锁存功能,其可以扩大高速SAR ADC的电源应用范围和工艺范围,能够提高IP竞争力,增加其应用环境范围。境范围。境范围。

【技术实现步骤摘要】
一种低压工作的高速动态比较器结构


[0001]本专利技术涉及半导体
,特别是涉及一种低压工作的高速动态比较器结构。

技术介绍

[0002]在通信产品中A/D转换器至关重要,它的性能在很大程度上影响着这些系统的整体性能。而在A/D转换器中比较器是一个核心单元,其精度、功耗、速度等指标对整个A/D转换器的性能有重要的影响。
[0003]动态比较器因其功耗低、速度快等特点,在高速低功耗SAR ADC中具有广泛的应用。传统的双尾(double tail)动态比较器如图1所示,图1显示为现有的双尾动态比较器电路结构示意图。第一级10是预放大级,放大输入信号,第二级20为锁存级,锁住比较结果。动态比较器最简单的结构是锁存器(Latch)结构,这种动态比较器被称为可再生比较器。主要原理是利用电压正反馈对输入信号进行比较工作,正因为正反馈的存在,使得Latch电路的速度非常快,适用于高速SAR ADC的设计。
[0004]然而随着集成电路工艺的发展,工艺尺寸和掺杂浓度等成比例减小,电源电压随之降低,晶体管的阈值电压却没有随电源电压成比例减小;同时,便携式仪器的广泛应用也促使电路的工作电压不断降低。因此,模拟电路的设计难度大幅增加,电路的性能也随之降低,包括高速SAR ADC中动态比较器的设计。
[0005]在SAR ADC的设计中,随着电源电压的降低,其中DAC的输出共模电平也随之降低,也就是比较器的输入共模电平降低,传统double tail比较器放大级10使用NMOS作为输入对管的比较器对此存在新的挑战,即输入共模电平低于NMOS管阈值电压Vth,导致比较器工作失常,比较器翻转速度慢,甚至不会翻转,出现功能问题。

技术实现思路

[0006]鉴于以上所述现有技术的缺点,本专利技术的目的在于提供一种低压工作的高速动态比较器结构,用于解决现有技术中低压工作的高速动态比较器翻转速度慢,导致功能失常的问题。
[0007]为实现上述目的及其他相关目的,本专利技术提供一种低压工作的高速动态比较器结构,至少包括:
[0008]双尾动态比较器;电压下拉结构;逻辑控制电路;
[0009]所述双尾动态比较器包括预放大级和锁存级;所述预放大级将差分输入信号VINN、VINP进行预放大后,对所述锁存级进行差分输出;
[0010]所述电压下拉结构包括:第七NMOS,所述第七NMOS栅极施加有所述逻辑时钟信号CLOCK;所述第七NMOS的漏极输出信号VY至所述预放大级中的NMOS管NM0的源极;所述预放大级中的所述NMOS管NM0的栅极施加与所述逻辑时钟信号CLOCK相反的时钟信号CLOCKB;所述电压下拉结构通过在所述第七NMOS栅极输入逻辑时钟信号CLOCK,在所述双尾动态比较器开始工作的瞬间将输入给所述预放大级NMOS管NM0源极的所述信号VY下拉到负压;
[0011]所述逻辑控制电路包括第一反相器以及与所述第一反相器串联的第二反相器;其中所述第一反相器的输入端连接所述逻辑时钟信号CLOCK;所述第一反相器输出的所述时钟信号CLOCKB连接至所述第二反相器的输入端;所述第二反相器输出与所述逻辑时钟信号CLOCK相同的时钟信号CLOCKBB。
[0012]优选地,所述锁存级包括PMOS管PM0、第一、第二PMOS、第一至第四NMOS;所述PMOS管PM0的源极连接电源电压VDD,其栅极连接所述时钟信号CLOCKBB,其漏极连接至所述第一、第二PMOS的源极;所述第一PMOS的栅极、第一NMOS的栅极共同连接至所述第二PMOS的漏极、所述第二NMOS的漏极与所述第四NMOS的漏极;所述第二PMOS的栅极、第二NMOS的栅极共同连接至所述第一PMOS的漏极、第一NMOS的漏极与所述第三NMOS的漏极。
[0013]优选地,所述第二PMOS的栅极与所述第一PMOS的漏极连接,作为输出节点VOUTN;所述第一PMOS的栅极与所述第二PMOS的漏极连接,作为输出节点VOUTP。
[0014]优选地,所述第一至第四NMOS的源极接地。
[0015]优选地,所述预放大级还包括第三、第四PMOS;第五、第六NMOS;其中所述第三、第四PMOS的源极连接至所述电源电压VDD;所述第三、第四PMOS的栅极连接至所述时钟信号CLOCKB;所述第三PMOS的漏极与所述第五NMOS的漏极、所述第三NMOS的栅极连接;所述第四PMOS的漏极与所述第六NMOS的漏极、所述第四NMOS的栅极连接。
[0016]优选地,所述第五NMOS的栅极连接所述差分输入信号VINN;所述第六NMOS的栅极连接所述差分输入信号VINP;所述预放大级将所述差分输入信号VINN、VINP进行预放大后,对所述锁存级中的所述第三NMOS栅极和第四NMOS栅极进行所述差分输出,该差分输出信号分别对应为信号P和信号Q。
[0017]优选地,所述第三PMOS漏极与所述第五NMOS漏极连接第一电容上极板,该第一电容下极板接地;所述第四PMOS的漏极与所述第六NMOS的漏极连接至第二电容上极板,该第二电容下极板接地。
[0018]优选地,所述预放大级中的所述NMOS管NM0的漏极输出信号VX至所述第五、第六NMOS的源极。
[0019]优选地,所述电压下拉结构还包括:第五PMOS和第三电容;所述第五PMOS的栅极连接所述时钟信号CLOCKB;所述第五PMOS的源极连接所述电源电压VDD;所述第五PMOS的漏极与所述第三电容的上极板共同连接所述时钟信号CLOCKBB;所述第三电容的下极板连接至所述NMOS管NM0的源极与所述第七NMOS的漏极;所述第七NMOS的源极接地。
[0020]如上所述,本专利技术的低压工作的高速动态比较器结构,具有以下有益效果:本专利技术使动态比较器有效工作在低电源范围,实现高速锁存的功能,且不增加其固有偏差;本发的电路结构具有更加快速的锁存功能,其可以扩大高速SAR ADC的电源应用范围和工艺范围,能够提高IP竞争力,增加其应用环境范围。
附图说明
[0021]图1显示为现有的双尾动态比较器电路结构示意图;
[0022]图2显示为本专利技术的低压工作的高速动态比较器电路结构示意图;
[0023]图3显示为传统双尾动态比较器的Virtuoso仿真结果图;
[0024]图4显示为本专利技术的低压工作的高速动态比较器的Virtuoso仿真结果图。
具体实施方式
[0025]以下通过特定的具体实例说明本专利技术的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本专利技术的精神下进行各种修饰或改变。
[0026]请参阅图2至图4。需要说明的是,本实施例中所提供的图示仅以示意方式说明本专利技术的基本构想,遂图式中仅显示与本专利技术中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比本文档来自技高网
...

【技术保护点】

【技术特征摘要】
1.一种低压工作的高速动态比较器结构,其特征在于,至少包括:双尾动态比较器;电压下拉结构;逻辑控制电路;所述双尾动态比较器包括预放大级和锁存级;所述预放大级将差分输入信号VINN、VINP进行预放大后,对所述锁存级进行差分输出;所述电压下拉结构包括:第七NMOS,所述第七NMOS栅极施加有所述逻辑时钟信号CLOCK;所述第七NMOS的漏极输出信号VY至所述预放大级中的NMOS管NM0的源极;所述预放大级中的所述NMOS管NM0的栅极施加与所述逻辑时钟信号CLOCK相反的时钟信号CLOCKB;所述电压下拉结构通过在所述第七NMOS栅极输入逻辑时钟信号CLOCK,在所述双尾动态比较器开始工作的瞬间将输入给所述预放大级NMOS管NM0源极的所述信号VY下拉到负压;所述逻辑控制电路包括第一反相器以及与所述第一反相器串联的第二反相器;其中所述第一反相器的输入端连接所述逻辑时钟信号CLOCK;所述第一反相器输出的所述时钟信号CLOCKB连接至所述第二反相器的输入端;所述第二反相器输出与所述逻辑时钟信号CLOCK相同的时钟信号CLOCKBB。2.根据权利要求1所述的低压工作的高速动态比较器结构,其特征在于:所述锁存级包括PMOS管PM0、第一、第二PMOS、第一至第四NMOS;所述PMOS管PM0的源极连接电源电压VDD,其栅极连接所述时钟信号CLOCKBB,其漏极连接至所述第一、第二PMOS的源极;所述第一PMOS的栅极、第一NMOS的栅极共同连接至所述第二PMOS的漏极、所述第二NMOS的漏极与所述第四NMOS的漏极;所述第二PMOS的栅极、第二NMOS的栅极共同连接至所述第一PMOS的漏极、第一NMOS的漏极与所述第三NMOS的漏极。3.根据权利要求1所述的低压工作的高速动态比较器结构,其特征在于:所述第二PMOS的栅极与所述第一PMOS的漏极连接,作为输出节点VOUTN;所述第一PMOS的栅极与所述第二PMOS的漏极连接,作为输出节点VOU...

【专利技术属性】
技术研发人员:顾静萍王怀钱翼飞
申请(专利权)人:上海华力集成电路制造有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1