一种应用于高速模数转换器的高速比较器制造技术

一种应用于高速模数转换器的高速比较器，包括比较器模块和回转器两个模块。所述的比较器模块由前置放大电路、输入缓冲再生电路，复位电路三个部分构成。前置放大电路将差分输入信号放大，输入缓冲再生电路部分利用锁存器实现再生的目的，复位电路利用高电平实现复位。所述的回转器通过与再生电路的输出相连，建立外部充电路径，形成负电容与再生电路中的寄生电容抵消，从而达到减少寄生电容的目的。本发明专利技术利用基于回转器的电容消除技术，消除了寄生电容对高速比较器的速度的限制，能够有效提高比较器的速度。比较器的速度。比较器的速度。

【技术实现步骤摘要】
一种应用于高速模数转换器的高速比较器


[0001]本专利技术属于集成电路设计领域，具体涉及一种应用于高速模数转换器的高速比较器。

技术介绍

[0002]在现代移动通信技术以及检测设备当中，大带宽的高速模数转换器是许多电子系统中重要的部件。比较器是高速模数转换器中的核心原件，市场需求对比较器的性能要求也就越来越高。其速度决定数模转换器的速度。在高速超采样高精度数模转换器中，提高比较器的速度是提高数模转换器整体性能的有效方法之一。
[0003]电阻分配式比较器、差分对比较器和电荷分配型比较器是比较常见的比较器结构，其他种类的比较器结构通常是以这几种比较器为基础改进得到的。电阻分配式比较器典型结构如图1所示，差分对比较器典型结构如图2所示，电荷分配型比较器典型结构如图3所示。但是这些结构的速度受到寄生电容，尾电流，晶体管放大功能的限制，对比较器的速度都有限制。
[0004]在传统的比较器中，如果想要提高比较器的速度，需要加宽晶体管，改善晶体管的长宽比。加宽晶体管，从而获得更高的电流，从而提高比较器的速度。然而当电流增加到一定程度时，比较器的速度将不再提高。

技术实现思路

[0005]为了克服现有技术中存在的不足，本专利技术提供了一种应用于高速模数转换器的高速比较器电路，该高速比较器电路基于回转器结构，利用电容消除技术，从而消除了寄生电容对比较器速度的限制，利用此技术可以有效提升比较器的速度。本专利技术解决了高速数模转换器对于比较器电路高速性能的要求。
[0006]一种应用于高速模数转换器的高速比较器，包括比较器模块和回转器模块；
[0007]所述比较器模块包括前置放大电路、输入缓冲再生电路，复位电路；所述前置放大电路将差分输入信号放大为共模电压，所述输入缓冲再生电路部分利用锁存器实现再生，所述复位电路利用高电平实现复位，建立新的比较器；
[0008]所述回转器与输入缓冲再生电路的输出相连，建立外部充电路径形成负电容与输入缓冲再生电路中的寄生电容抵消，从而减少寄生电容。
[0009]进一步地，所述比较器模块还包括偏置电压输入电路，其中电源电压接M1的源极，M1的漏级和M2的源极相接，M2的漏极与M3和M4的源极相接。
[0010]进一步地，所述前置放大电路的具体电路结构为，差分输入信号INP从PMOS管M3的栅极进入，INN则从PMOS管M4的栅级进入，得到两个输出信号，分别从PMOS管M3和M4的漏极出来，进入到输入缓冲再生电路中。
[0011]进一步地，所述输入缓冲再生电路的具体电路结构为，从前置放大电路中的PMOS管M3的漏极出来的输出信号从NMOS管M5的漏极中进入，从前置放大电路中的PMOS管M4的漏
极出来的输出信号从NMOS管M6的漏极中进入；NMOS管M5的栅极和NMOS管M6的漏极、PMOS管M4的漏极相连，NMOS管M6的栅极和NMOS管M5的漏极、PMOS管M3的漏极相连，NMOS管M5和M6的源极分别和地相接；NMOS管M5和M6交叉耦合，构成锁存器；一旦比较器达到共模电压，锁存器就会形成一个再生电路，将OUTN和OUTP放大到数字逻辑电平。
[0012]进一步地，所述复位电路的具体电路结构为，复位信号CLK分别从NMOS管M7和M8的栅极进入；NMOS管M7的漏极与NMOS管M6的栅极、NMOS管M5的漏极、PMOS管M3的漏极以及电容C
p
相接，电容C
p
的另一端接地；NMOS管M8的漏极与NMOS管M5的栅极、NMOS管M5的漏极、PMOS管M4的漏极以及电容C
p
相接，电容C
p
的另一端接地；NMOS管M7和NMOS管M8的源极也接地；当CLK输入为高电平，比较器处于复位阶段，上一周期的记忆被重置。
[0013]进一步地，所述回转器的具体电路结构为，PMOS管M11和M12交叉耦合，形成锁存器，差分节点上的电压允许电容器C
f
作为为电容器C
p
充电的外部充电路径；其中，PMOS管M11的源极和PMOS管M4的漏极的输出端口OUTP、PMOS管M12的漏极相连；其中，PMOS管M12源极和PMOS管M3的漏极的输出端口OUTN、PMOS管M11的漏极相连；PMOS管M11的源极和电容C
f
、PMOS管M14的源极以及PMOS管M9的漏极相接；PMOS管M12的源极和电容C
f
、PMOS管M14的漏极以及PMOS管M10的漏极相接；电容C
f
的两端分别接在PMOS管M11和M12的源极；PMOS管M14的源极与PMOS管M11的源极和PMOS管M9的漏极相接，PMOS管M14的漏极与PMOS管M12的源极和PMOS管M9的漏极相接，输入信号从PMOS管M14的栅极进入。
[0014]进一步地，所述高速比较器中，PMOS管M9和M10的源极与电源电压相接，栅极互相连接，提供偏置电压，M9的漏极与M11、M14的源极相接，M10的漏极与M14的漏极、M12的源极相接；M11和M12共模分别与OUTN和OUTP相连；此外，该差分节点上的电压允许电容器C
f
作为外部充电路径，C
p
为电容器充电，从而减小寄生电容。
[0015]有益效果：本专利技术提供的一种基于回转器结构的高速比较器，相对于现有的技术，具有以下优点：
[0016]1、本专利技术可以消除或减少寄生电容对比较器速度的限制，有效提升比较器的速度；
[0017]2、本专利技术提出的再生电路模块能够允许比较器工作在时间交错模式下，即当它被复位时，可以同时建立第二个比较器；
[0018]3、本专利技术提出的回转器模块能够为比较器建立外部充电路径，以负电容形式减少寄生电容。
附图说明
[0019]图1为
技术介绍
中的电阻分配式比较器的电路结构图。
[0020]图2为
技术介绍
中的差分对比较器的电路结构图。
[0021]图3为
技术介绍
中的电荷分配型比较器的电路结构图。
[0022]图4为本专利技术实施例中的比较器模块的电路结构图。
[0023]图5为本专利技术实施例中的复位阶段比较器输出信号速度随时间变化的关系曲线图。
[0024]图6为本专利技术实施例中的充电路径在小信号模型的示意图。
[0025]图7(a)为本专利技术实施例中的回转器的原理图；(b)为回转器的小信号模型。
[0026]图8为本专利技术实施例中的基于回转器结构的高速比较器电路结构图。
[0027]图9为本专利技术实施例中的OUTP和OUTN节点处的电容值。
[0028]图10为本专利技术实施例中的基于回转器的高速比较器与比较器速度随时间变化的关系曲线图。
具体实施方式
[0029]下面结合说明书附图对本专利技术的技术方案做进一步的详细说明。
[0030]一种应用于高速模数转换器的比较器电路包括比较器模块、回转器模块。
[0031本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种应用于高速模数转换器的高速比较器，其特征在于：所述高速比较器包括比较器模块和回转器模块；所述比较器模块包括前置放大电路、输入缓冲再生电路，复位电路；所述前置放大电路将差分输入信号放大为共模电压，所述输入缓冲再生电路部分利用锁存器实现再生，所述复位电路利用高电平实现复位，建立新的比较器；所述回转器与输入缓冲再生电路的输出相连，建立外部充电路径形成负电容与输入缓冲再生电路中的寄生电容抵消，从而减少寄生电容。2.根据权利要求1所述的一种应用于高速模数转换器的高速比较器，其特征在于：所述比较器模块还包括偏置电压输入电路，其中电源电压接M1的源极，M1的漏级和M2的源极相接，M2的漏极与M3和M4的源极相接。3.根据权利要求1所述的一种应用于高速模数转换器的高速比较器，其特征在于：所述前置放大电路的具体电路结构为，差分输入信号INP从PMOS管M3的栅极进入，INN则从PMOS管M4的栅级进入，得到两个输出信号，分别从PMOS管M3和M4的漏极出来，进入到输入缓冲再生电路中。4.根据权利要求1所述的一种应用于高速模数转换器的高速比较器，其特征在于：所述输入缓冲再生电路的具体电路结构为，从前置放大电路中的PMOS管M3的漏极出来的输出信号从NMOS管M5的漏极中进入，从前置放大电路中的PMOS管M4的漏极出来的输出信号从NMOS管M6的漏极中进入；NMOS管MS的栅极和NMOS管M6的漏极、PMOS管M4的漏极相连，NMOS管M6的栅极和NMOS管M5的漏极、PMOS管M3的漏极相连，NMOS管M5和M6的源极分别和地相接；NMOS管M5和M6交叉耦合，构成锁存器；一旦比较器达到共模电压，锁存器就会形成一个再生电路，将OUTN和OUTP放大到数字逻辑电平。5.根据权利要求1所述的一种应用于高速模数转换器的高速比较器，其特征在于：所述复位电路的具体电路结构为，复位信号CLK分别从NMOS管M7和M8的栅极进入；NMOS管M7的漏极与NMOS管M6的栅极、NMOS管M5的漏极、PMOS管M3的漏极以及电容C
p
相接，电容...

【专利技术属性】
技术研发人员：高昊，张翼，方韵，姜婷，庄宇航，姚佳飞，贺林，蔡志匡，肖建，郭宇锋，
申请(专利权)人：南京邮电大学南通研究院有限公司，
类型：发明
国别省市：