改善了低电压工作特性的半导体集成电路装置制造方法及图纸

一种具有正常工作模式和自刷新模式的半导体集成电路装置，具备有：用于使外部电源电压降压并将内部电源电压（ｉｎｔ．Ｖｃｃ）供给内部电路（７）的Ｖｒｅｆ产生电路（１）、差分放大器（３）、Ｐ沟道ＭＯＳ晶体管（１１）、检测自刷新模式的自刷新检测电路（５）以及在自刷新模式时使之导通的Ｐ沟道ＭＯＳ晶体管（１７），并在低电压工作（自刷新模式）时，从外部电源电压接点（９）把外部电源电压供给到内部电路（７）上。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种半导体集成电路装置，更详细地说，涉及一种使外部电源电压降压，把内部电源电压供给内部电路的半导体集成电路装置。图9是表示现有的电压下降电路(VDC)的构成图。如图9所示，这一电路配备有内部电源电压供给接点NI、外部电源电压(ext.Vcc)接点9、已连接在内部电源电压供给接点NI与外部电源电压接点9之间的P沟道MOS晶体管11、参考电压(Vref)产生电路1、以及其倒相输入端子与Vref产生电路1连接，非倒相输入端子与内部电源电压供给接点NI连接的同时，输出接点与P沟道MOS晶体管11的栅电极连接的差分放大器3。采用上述的电路，将外部电源电压降压为内部电源电压，从此低功率消耗化、晶体管的可靠性等类的问题已变成为一般性的技术。而且，近年来在安装VDC的半导体集成电路装置中，在自刷新模式的这样的低功率消耗工作(低电压工作)模式中，当然为了降低功率消耗，有时把外部电源电压作成比通常工作时还低的电压。然而，在低电压工作下，VDC的响应特性变坏。就是说，外部电源电压降低时，在VDC里所包括的比较器的动作变慢，恢复内部电路工作时的电流消耗而产生的电压下降的响应特性也变慢。在这里，用附图说明图10说明由于外部电源电压的下降，使VDC的响应特性变慢的原因。还有，在这里，向接点nExVcc供电的外部电源电压ext.Vcc设为2.5V，N沟道MOS晶体管NT.A、NT.B、NT.C的阈值电压Vtn和P沟道MOS晶体管PT.A、PT.D的阈值电压的绝对值｜Vtp｜都设为1V，以及电压VREF1设为1V。由于P沟道MOS晶体管PT.A连接成二极管，接点NA变成比外部电源电压ext.Vcc只低阈值电压的绝对值｜Vtp ︳的1.5V。另一方面，由于N沟道MOS晶体管NT.B的栅电极与源电极间电压Vgs为1V，所以接点NB变成为比源电压只高阈值电压Vtn部分的1V。因此，N沟道MOS晶体管NT.C的漏电极与源电极间的电压Vds为0.5V，并且，当内部电源电压int.Vcc为2.5V时，N沟道MOS晶体管NT.C的栅电极与源电极之间电压Vgs则为1.5V。图11是表示N沟道MOS晶体管NT.C的漏电极与源电极之间电流Ids和漏极与源极之间电压Vds的关系图。其中，电压Vdsc、电流Idsc分别表示上述状态下的N沟道MOS晶体管NT.C的漏极与源极之间电压、漏极与源极之间电流。如图11所示，当N沟道MOS晶体管NT.C的漏极与源极之间电压Vds为电压Vdsc时，N沟道MOS晶体管NT.C大约在饱和区域与线性区域之间进行工作。在这里，比如说，外部电源电压ext.Vcc增大到约3V时，电压Vds也变大而进入饱和区域，外部电源电压ext.Vcc减小为约2V时，则电压Vds减小而进入线性区域。如图11所示，在当电压Vgs从1.5V变成了1.3V时(即，内部电源电压int.Vcc下降了0.2V时)，电压Vds处于线性区域内时的电流Ids的改变量W1，比电压Vds处于饱和区域内的时的电流Ids的改变量W2要变小。因此，主要是由于使具有P沟道MOS晶体管PT.D的栅电容的电容器CL放电速度变慢，结果是，VDC因外部电源电压ext.Vcc(即，内部电源电压int.Vcc)的降低而变成为使响应特性减慢。并且，就VDC而言，在其中所含有的比较器上，为了经常对参考电压VREF与内部电源电压int.Vcc进行比较，所以也常常存在不断消耗电流的问题。还有，当从低电压工作回到正常工作时，则存在导致供电不足的这一问题。本专利技术的目的是提供一种改善了低电压工作时的工作特性的半导体集成电路装置。根据本专利技术的一个方面，半导体集成电路装置，是具有正常工作模式和低电压工作模式的半导体集成电路装置，它具备有已连接于内部电路的内部电源电压供给接点、使外部电源电压降压，并把内部电源电压供给内部电源电压供给接点的降压电路、以及在低电压工作模式中，向内部电源电压供给接点供给外部电源电压的外部电源电压供给电路。根据本专利技术的另一个方面，半导体集成电路装置，是形成于一个芯片上，并与不同的两种大小的外部电源电压相应进行工作的半导体集成电路装置，它具备有使外部电源电压降压并向内部电路供给内部电源电压的降压电路和在供给比两种外部电源电压之中还低的电压的外部电源电压时，向内部电路供给外部电源电压的外部电源电压供给电路。因而，本专利技术的主要优点在于可以提高在低电压工作模式下的降压电路的响应特性。并且，本专利技术的另一个优点，是可以提高在低电压工作下外部电源电压向内部电路的供给能力。图1是表示本专利技术实施例1的半导体集成电路装置(内部电源电压产生电路)的构成图。图2是表示本专利技术实施例2的内部电源电压产生电路的构成图。图3是表示本专利技术实施例3的内部电源电压产生电路的构成图。图4是表示含有本专利技术的实施例4的内部电源电压产生电路的DRAM的构成图。图5是表示图4所示的本专利技术实施例4的内部电源电压产生电路的构成图。图6是表示图4所示的本专利技术实施例5的内部电源电压产生电路的构成图。图7是表示图4所示的本专利技术实施例6的内部电源电压产生电路的构成图。图8是表示本专利技术实施例7的内部电源电压产生电路的构成图。图9是表示现有的电压降低电路(VDC)的构成图。图10是表示已示于图9的VDC的具体构成的电路图。图11是用于说明已示于图10的VDC的工作的曲线图。下面，参照附图详细说明本专利技术的实施例。另外，图中同一标号表示同一或相当部分。实施例1图1是表示本专利技术实施例1的半导体集成电路装置(内部电源电压产生电路)的构成图。如图1所示，该电路具有正常工作模式和低电压工作模式(自刷新模式)，并具备有已连接于内部电路7上的内部电源电压供给接点NI、外部电源电压接点9、连接在外部电源电压接点9与内部电源电压供给接点NI之间的P沟道MOS晶体管11、在不依存于外部电源电压的内部电路中产生所需要的参考电压(Vref)的Vref产生电路1、其倒相输入端子与Vref产生电路1连接，而非倒相输入端子与内部电源电压供给接点NI连接的同时，输出接点与P沟道MOS晶体管11的栅电极连接的差分放大器3、接收行地址选通信号/RAS和列地址选通信号/CAS并检测自刷新模式的自刷新检测电路5、已连接于自刷新检测电路5上的倒相器13以及已连接在外部电源电压接点9与内部电源电压供给接点NI之间，其栅电极与倒相器13连接的P沟道MOS晶体管17。接着，说明本实施例的内部电源电压产生电路的工作过程。差分放大器3使参考电压(Vref)与内部电源电压(int.Vcc)进行比较，若int.Vcc比Vref为低，则模拟地输出低(L)电平信号。因此，P沟道MOS晶体管11导通，就从外部电源电压(3.3V)接点9供给电流，使内部电源电压恢复到要求的电压(2.5V)。在这里，内部电源电压产生电路的响应特性，即，当内部电源电压已降低的时候，决定恢复到所需要电压为止的时间的重要因素，虽然是差分放大器3使P沟道MOS晶体管11的栅电极成为L电平的时间，但在外部电源电压较低时，该时间也延迟了。在这里，自刷新检测电路5接收行地址选通信号/RAS和列地址选通信号/CAS，当检测出列地址选通信号/CAS比行地址选通信号/RAS先被激活的CBR定时并进入低电压工作模式时本文档来自技高网...

【技术保护点】
一种具有正常工作模式和低电压工作模式的半导体集成电路装置，其特征是，具备：已连接到内部电路上的内部电源电压供给接点ＮＩ；使外部电源电压降压，并向上述内部电源电压供给接点供给内部电源电压（ｉｎｔ．Ｖｃｃ）的降压装置（１、３、１１）；以 及在上述低电压工作模式中，向上述内部电源电压供给接点供给上述外部电源电压的外部电源电压供给装置（５、９、１３、１７）。

【技术特征摘要】
JP 1997-9-4 239728/971.一种具有正常工作模式和低电压工作模式的半导体集成电路装置，其特征是，具备已连接到内部电路上的内部电源电压供给接点NI；使外部电源电压降压，并向上述内部电源电压供给接点供给内部电源电压(int.Vcc)的降压装置(1、3、11)；以及在上述低电压工作模式中，向上述内部电源电压供给接点供给上述外部电源电压的外部电源电压供给装置(5、9、13、17)。2.根据权利要求1所述的半导体集成电路装置，其特征是，上述外部电源电压供给装置(5、9、13、17)包括外部电源电压接点9；已连接在上述外部电源电压接点9与内部电源电压供给接点NI之间的晶体管17；以及响应外部控制信号，在上述低电压工作模式中，使上述晶体管17成为导通状态的模式切换装置(5)。3.根据权利要求2所述的半导体集成电路装置，其特征是，上述切换装置(5)通过接收行地址选通信号和列地址选通信号，检测出列地址选通信号已比行地址选通信号先被激活的信号，使上述晶体管17成为导通状态。4.根据权利要求2所述的半导体集成电路装置，其特征是，上述外部电源电压供给装置(5、23)，包括在上述降压装置(1、3、11)中，并在上述正常工作模式中向上述内部电源电压供给接点NI供给上述内部电源电压(int.Vcc)。5.根据权利要求2所述的半导体集成电路装置，其特征是，在低电压工作模式中，还具备有使上述降压装置(1、3、11)的工作停止的降压工作控制装置(9、21、25)。6.根据权利要求1所述的半导体集成电路装置，其特征是，还具备有判断上述外部电源电压的大小是否比规定值(Vref2)低的电平判断装置(43)，仅在用上述电平判断装置(43)把上述外部电源电压的大小已判断为比上述规定值(Vref2)低时，上...

【专利技术属性】
技术研发人员：山崎恭治，
申请(专利权)人：三菱电机株式会社，
类型：发明
国别省市：JP[日本]