EEPROM装置及其制造方法制造方法及图纸

带有各垂直ＭＯＳ晶体管的ＥＥＰＲＯＭ装置及其制造方法，这些ＭＯＳ晶体管各自包括一个电绝缘的第一栅电极，通过一个第二栅电极和一个沟道区之间的电压降可以改变栅电极的电荷。第一栅电极（Ｇａ１）探出沟槽（Ｇ）。第二栅电极（Ｇａ２）既界靠在在其上布置着沟道区（Ｋａ）的第一栅电极（Ｇａ１）的一个第一侧壁（Ｆ１）上，也界靠在与第一侧壁（Ｆ１）相对的一个第二侧壁（Ｆ２）上。第二栅电极（Ｇａ２）是平行于沟槽（Ｇ）延伸的字线（Ｗ）部分。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】
带有各垂直MOS晶体管的EEPROM装置及其制造方法，这些MOS晶体管各自包括一个电绝缘的第一栅电极，通过一个第二栅电极和一个沟道区之间的电压降可以改变栅电极的电荷。EEPROM装置是一种电可写和可擦只读存储器单元阵列。此只读存储器单元阵列包括各自带有一个电绝缘的第一栅电极的各种晶体管，此栅电极是布置在一个第二栅电极和沟道区之间的。各自通过第一栅电极上的不同电荷可以改变各晶体管的阈电压。通过在介于第二栅电极和沟道区之间的高电压降时隧道贯通一个薄氧化物的电子进行第一栅电极的再充电。在VLSI(超大规模集成电路)技术中追求提高电路布置的封装密度，以便降低过程费用和提高电路速度。提高封装密度的一种可能性在于，在各半导体结构侧面构成各MOS晶体管(参阅例如L.Risch,W.H.krautschneider,F.Hofmann,H.Schaefer，带有70nm沟道长度的垂直MOS晶体管，ESSDERC 1995,101至104页)。由于电流在这样的各种晶体管中基本上垂直于衬底表面延伸，将这些晶体管称为垂直晶体管。在德国专利申请19524478中说明了一种EEPROM装置，其中各晶体管是布置在沟槽各侧壁上的。两个互相相对的部分晶体管分享一个共同的在沟槽底面上延伸的位线和一个横对沟槽延伸的字线。为了提高介于电绝缘第一栅电极和第二栅电极之间的耦合电容，第一栅电极具有一个平行于沟道走向的，比之相当于沟槽深度较大的范围。刻蚀材料为了生成字线。在此在沟槽内部形成具有大特征比的各孔状凹穴。通过此大的特征比使刻蚀过程增加困难。在US5 180 680中说明了一种EEPROM装置，在此在一个衬底上安排了各相互平行延伸的沟槽，在这些沟槽的侧壁上布置了相对的垂直晶体管。这些晶体管的各电绝缘第一栅电极是布置在这些沟槽中的。在这些沟槽中各自分布两个位线，这些位线部分地作为第二栅电极起作用。这些晶体管的各上源/漏区是布置在这些沟槽之间的和与各条形导电结构连接的，这些结构横对这些沟槽延伸。基于本专利技术的问题是说明一种带有各垂直MOS晶体管的EEPROM装置，这些MOS晶体管各自包括一个电绝缘第一栅电极，通过一个第二栅电极和一个沟道区之间的电压降可以改变栅电极的电荷，与当今技术水平相比是可以在较高过程可靠性下以高封装密度制造此EEPROM装置，并且同时对于再充电此EEPROM装置需要特别小的电压降。此外应说明用于制造这样一种EEPROM装置的方法。通过按权利要求1的一种EERPOM装置和按权利要求5的用于EEPROM装置制造的一种方法解决此问题。本专利技术的其它各种安排来自于其余各权利要求。在按本专利技术的一种EEPROM装置中安排了各自带有一个电绝缘第一栅电极的各MOS晶体管，此栅电极是布置在一个第二栅电极和一个沟道区之间的。此沟道区是衬底的部分，此衬底具有一个在其中布置了第一栅电极的沟槽。配备有栅极电介层的沟道区是布置在第一栅电极一个第一侧壁的一个部分上的。通过在第一栅电极上的不同电荷可以改变MOS晶体管的阈电压。通过各电子进行第一栅电极的再充电，在第二栅电极和沟道区之间的电压降时这些电子隧道贯通进出第一栅电极。为了已经在较低电压降时可进行隧道贯通，在第一栅电极和第二栅电极之间安排了一个大的面积和因而大的耦合电容。在EEPROM装置中第一栅电极因此探出沟槽，使得第一栅电极的第一侧壁位于沟槽之外。由此可以不损失封装密度地提高第一栅电极和第二栅电极之间的面积。第二栅电极在衬底之外界靠到电绝缘第一栅电极的第一侧壁上和界靠到电绝缘第一栅电极的与第一侧壁相对的第二侧壁的至少一个部分上。第二栅电极是平行于沟槽延伸的字线的部分。为了在沿沟槽互相相邻各第一栅电极之间的范围里，字线垂直于沟槽走向的截面不小于这些第一栅电极范围里的字线的相似截面，在沿沟槽各互相相邻MOS晶体管的各两个第一栅电极之间布置了一个第一绝缘的结构，此结构是布置在沟槽的侧壁上的和探出沟槽的，使得各第一栅电极的各第一侧壁和第一绝缘结构的一个第一侧壁交叉过渡。此字线界靠到第一绝缘结构的第一侧壁上和界靠到第一绝缘结构的与第一侧壁相对的第二侧壁的至少一个部分上。没有此第一绝缘结构，基于逐段缩小的截面字线的电阻会是更大的。与此德国专利申请19524478相反能够自校准地，意即不采用应校准的各种掩模，生成这些字线。如果这些字线的一个垂直尺寸，意即在这些沟槽各侧壁一个平面中的和垂直于这些字线走向的一个尺寸，是可与德国专利申请19524478各字线的相应尺寸比较的话，用于生成这些字线的刻蚀过程要比用于生成德国专利申请19524478的垂直于各沟槽延伸各字线的刻蚀过程简单。在这些平行于各沟槽延伸的字线之间形成长的缝隙，这些缝隙对刻蚀过程中的气体交换要比在德国专利申请19524478的垂直于各沟槽延伸的各字线之间生成在各沟槽中的各孔状凹穴提供更大的空间。通过析出和刻蚀界靠到沟槽侧壁上的材料生成一种结构，以此方法例如可生成此第一栅电极。如果此结构是一种界靠到沟槽侧壁上的侧墙，这对提高封装密度是有利的。但是也可通过掩模刻蚀生成此结构。如果此结构充满此沟槽的话，则属于本专利技术的范围。在生成此结构后缩小沟槽侧壁的高度，由此此结构探出沟槽和部分地不界靠到衬底上。对结构选择性地刻蚀沟槽之外的衬底，以此方法可缩小沟槽的侧壁。从此结构生成多个第一栅电极。为了防止在缩小沟槽侧壁时刻蚀沟槽底部的衬底和由此不是缩小而仅推移此侧壁，如果通过一种对衬底可选择性地刻蚀的辅助结构形成沟槽侧壁的一个上部分的话，则对于过程简化是有利的。在生成界靠到衬底上的沟槽侧壁一个下部分之前或之后生成此辅助结构。在生成此结构之后为了缩小沟槽的侧壁去除此辅助结构。在此对于衬底选择性地刻蚀此辅助结构。为了提高封装密度在沟槽的相对各侧壁上布置两个互相相对的晶体管是有利的。互相相对各晶体管的各第一栅电极和第二栅电极是可以连接的。如果互相相对各晶体管的这些第一和第二栅电极不是互相连接的话，属于本专利技术的范围。为此为了提高封装密度，这些第一和第二栅电极可以构成为侧墙形的。对每个沟槽安排了两个字线。字线可以具有两个通长的侧墙形式，这些侧墙各自界靠到第一栅电极的第一侧壁和第二侧壁上。属于本专利技术范围的是，以沿着各沟槽的各侧壁各自生成用防护层覆盖的结构的方法生成第一绝缘结构，去除介于沿着沟槽的各相邻晶体管之间的防护层和通过热氧化将结构的各暴露部分转变为这些第一绝缘结构。用于生成各第一绝缘结构而氧化上去的结构各部分体积在增大。在沟槽之外两侧进行氧化，因此此体积既在沟槽中心方向上也在相反的方向上对称地增大。在沟槽之内仅从一侧来进行氧化，因此此体积只能在沟槽中心方向上增大。那么通过这些第一绝缘的结构特别强烈地收缩沟槽的各部分。为了避免沟槽各相邻字线间的短路，在介于互相相对的各第一栅电极和各第一绝缘结构之间的沟槽之内设置一个通长的第二绝缘结构是有利的，在此第二绝缘结构上部面的高度是大于或尤其大致等于衬底表面的高度。因此这些字线不是布置在收缩了的沟槽之内的。也有利的是因此提高了过程可靠性，因为为了生成各字线的不同部分各刻蚀深度是同一的。经各第二栅电极进行各MOS晶体管的触发，这些栅电极的电位电容地传送到这些第一栅电极上。例如通过掩模注入或通过从掺杂材料源的掺杂材料扩散到半导体本文档来自技高网...

【技术保护点】
带有各垂直ＭＯＳ晶体管的ＥＥＰＲＯＭ装置，这些ＭＯＳ晶体管各自包括一个电绝缘的第一栅电极（Ｇａ１），通过一个第二栅电极（Ｇａ２）和一个沟道区（Ｋａ）之间的电压降可以改变栅电极的电荷，其特征在于， －其中在一个衬底（１）中安排了一个具有一个侧壁的沟槽（Ｇ），布置在衬底（１）中的沟道区（Ｋａ）界靠在此侧壁上， －其中第一栅电极（Ｇａ１）是布置在沟槽（Ｇ）的侧壁上的并且探出沟槽（Ｇ）， －其中一个第一绝缘结构（Ｉ１）是布置在沿沟槽（Ｇ）互相相邻各ＭＯＳ晶体管的各自两个第一栅电极（Ｇａ１）之间的， －其中第一绝缘结构（Ｉ１）是布置沟槽（Ｇ）侧壁上的并且探出沟槽（Ｇ），使得各第一栅电极（Ｇａ１）的各侧壁（Ｆ１）和各第一绝缘结构（Ｉ１）的一个第一侧壁交叉过渡， －其中第一栅电极（Ｇａ１）的第一侧壁（Ｆ１）是朝向沟道区（Ｋａ）的， －其中衬底（１）之外的第二栅电极（Ｇａ２）界靠到电绝缘第一栅电极（Ｇａ１）的第一侧壁（Ｆ１）上和界靠到电绝缘第一栅电极（Ｇａ１）的与第一侧壁（Ｆ１）相对的第二侧壁（Ｆ２）的至少一个部分上， －其中第二栅电极（Ｇａ２）是一个字线（Ｗ）的部分，此栅电极平行于沟槽（Ｇ）延伸并且界靠到第一绝缘结构（Ｉ１）的第一侧壁上和界靠到第一绝缘结构（Ｉ１）的与第一侧壁相对的一个第二侧壁的至少一个部分上。...

【技术特征摘要】
DE 1997-12-22 19757336.31．带有各垂直MOS晶体管的EEPROM装置，这些MOS晶体管各自包括一个电绝缘的第一栅电极(Ga1)，通过一个第二栅电极(Ga2)和一个沟道区(Ka)之间的电压降可以改变栅电极的电荷，其特征在于，-其中在一个衬底(1)中安排了一个具有一个侧壁的沟槽(G)，布置在衬底(1)中的沟道区(Ka)界靠在此侧壁上，-其中第一栅电极(Ga1)是布置在沟槽(G)的侧壁上的并且探出沟槽(G)，-其中一个第一绝缘结构(I1)是布置在沿沟槽(G)互相相邻各MOS晶体管的各自两个第一栅电极(Ga1)之间的，-其中第一绝缘结构(I1)是布置沟槽(G)侧壁上的并且探出沟槽(G)，使得各第一栅电极(Ga1)的各侧壁(F1)和各第一绝缘结构(I1)的一个第一侧壁交叉过渡，-其中第一栅电极(Ga1)的第一侧壁(F1)是朝向沟道区(Ka)的，-其中衬底(1)之外的第二栅电极(Ga2)界靠到电绝缘第一栅电极(Ga1)的第一侧壁(F1)上和界靠到电绝缘第一栅电极(Ga1)的与第一侧壁(F1)相对的第二侧壁(F2)的至少一个部分上，-其中第二栅电极(Ga2)是一个字线(W)的部分，此栅电极平行于沟槽(G)延伸并且界靠到第一绝缘结构(I1)的第一侧壁上和界靠到第一绝缘结构(I1)的与第一侧壁相对的一个第二侧壁的至少一个部分上。2．按权利要求1的EEPROM装置，其特征在于，-其中各其它MOS晶体管之一的一个第一栅电极(G1)是布置在沟槽(G)的与沟槽(G)此侧壁相对的一个侧壁上的，-其中MOS晶体管的和其它MOS晶体管的这些第一栅电极(Ga1)和这些第二栅电极(Ga2)是互相隔开的，这些栅电极从沟槽(G)方面互相相对分开分布。3．按权利要求2的EEPROM装置，其特征在于，-其中一个第二绝缘结构(I2)是布置在MOS晶体管和其它MOS晶体管的这些第一栅电极(Ga1)之间的，此结构的上部面位于沟槽(G)之上，-其中第二栅电极(Ga2)和字线(W)是布置在沟槽(G)之上的。4．按权利要求1至3之一的EEPROM装置，其特征在于，-其中MOS晶体管和其它MOS晶体管的各下源/漏区(S/Du)重叠并且是布置在沟槽(G)底部上的，-其中互相相邻的和布置在互相相邻各沟槽(G)上各MOS晶体管的各上源/漏区(S/Do)重叠。5．用于制造带有各垂直MOS晶体管的EEPROM装置的方法，这些晶体管各自包括一个电绝缘的第一栅电极(Ga1)，通过在第二栅电极(Ga2)和沟道区(Ka)之间的电压降可以改变栅电极的电荷，其特征在于，-其中在一个衬底(1)中生成一个沟槽(G)，-其中在此衬底(1)中生成沟道区(Ka)，使得沟道区界靠到沟槽(G)的一个侧壁上，-其中如此生成第一栅电极(G)，使得此栅电极是布置在沟槽(G)的侧壁上的并且探出沟槽(...

【专利技术属性】
技术研发人员：F霍夫曼，W克劳特施内德，J维勒，
申请(专利权)人：西门子公司，
类型：发明
国别省市：DE[德国]