带有弯曲部分的电阻元件及其制造方法技术

在由包括弯曲部分（１ａ、１ａ’、１ａ”、２ａ、３ａ）的连接层（１、２、３）形成的电阻元件中，由包括弯曲部分的高电阻区（１１、２１、３１）和低电阻区（１２、２２、３２）构成连接层。高电阻区和低电阻区之间的边界（１ｂ、１ｃ、２ｂ、２ｃ、３ｂ、３ｃ）大致平行于连接层在弯曲部分的等分线（Ｂ）。（*该技术在2019年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及电阻元件，该电阻元件在电阻型静态随机存取存储器(SRAM)等器件中被用作负载电阻。由带有弯折点层且分为高电阻区和低电阻区的连接层形成现有技术的电阻元件。在这种情况下，高电阻区包括弯折点。在高电阻区和低电阻区之间的边界垂直于连接层，高电阻区和低电阻区之间的另一边界100c也垂直于连接层。连接层的电阻值R大致由高电阻区确定。这将在后面详细说明。但是，在现有技术的电阻元件中，电阻元件的电阻值因制造步骤，特别是因用于限定电阻元件的光刻胶图形层的位移而容易产生变动。再有，当现有技术电阻元件被用于电阻型SRAM单元的负载电阻时，如果一个负载电阻的电阻值增加，那么另一个电阻的电阻值就减小，因而负载电阻的电阻值不平衡，会损害数据保存特性。此外，在SRAM单元中，电流总是流过一个负载电阻。由负载电阻电阻值较小的一个电阻确定该电流。再有，上述电流越大，整个SRAM器件的功率消耗就越大。因此，为了降低功率消耗，即使负载电阻的这些电阻值是不平衡的，也必须使负载电阻的电阻值较大。但是，如果负载电阻的电阻值过大，那么会损害无载(standby)特性和由α射线产生的软误差率，并且制造步骤的裕度本文档来自技高网...

【技术保护点】
一种电阻元件，其由包括弯曲部分（１ａ、１ａ’、１ａ”、２ａ、３ａ）的连接层（１、２、３）形成，其特征在于，所述连接层包括带有所述弯曲部分的高电阻区（１１、２１、３１）和低电阻区（１２、２２、３２）， 所述高电阻区和所述低电阻区之间的边界（１ｂ、１ｃ、２ｂ、２ｃ、３ｂ、３ｃ）大致平行于所述连接层在所述弯曲部分的等分线（Ｂ）。

【技术特征摘要】
JP 1998-1-13 004809/981．一种电阻元件，其由包括弯曲部分(1a、1a’、1a”、2a、3a)的连接层(1、2、3)形成，其特征在于，所述连接层包括带有所述弯曲部分的高电阻区(11、21、31)和低电阻区(12、22、32)，所述高电阻区和所述低电阻区之间的边界(1b、1c、2b、2c、3b、3c)大致平行于所述连接层在所述弯曲部分的等分线(B)。2．如权利要求1所述的电阻元件，其特征在于，各个所述边界和等分线之间的相差角度小于10°。3．如权利要求1所述的电阻元件，其特征在于，由非掺杂的多晶硅和半绝缘的多晶硅中之一构成所述高电阻区，由掺杂的多晶硅构成所述低电阻区。4．一种制造电阻元件(1、2、3)的方法，该电阻元件由包括弯曲部分(1a、1a’、1a”、2a、3a)的连接层形成，所述连接层包括带有所述弯曲部分的高电阻区(11、21、31)和低电阻区(12、22、32)，所述方法包括以下步骤形成低电阻层(1207)；在所述低电阻层上形成第一图形层(1208)，所述第一图形层(1208)带有用于限定所述高电阻区的开口(1208a)；用所述第一图形层作掩模腐蚀所述低电阻层；在腐蚀所述低电阻层后，除去所述第一图形层；在除去所述第一图形层后，在所述低电阻层上形成高电阻层(1209)；在所述高电阻层上形成第二图形层(1210)，所述第二图形层(1210)用于限定包括所述弯曲部分的所述连接层；和用所述第二图形层作掩模腐蚀所述高电阻层和所述低电阻层，所述第一图形层的边缘大致平行于所述第二图形层在所述弯曲部分的等分线(B)。5．如权利要求4所述的方法，其特征在于，在各所述边缘和所述等分线之间的相差角度小于10°。6．如权利要求4所述的方法，其特征在于，由掺杂的多晶硅构成所述低电阻层，由非掺杂的多晶硅和半绝缘的多晶硅中之一构成所述高电阻层。7．一种制造电阻元件(1、2、3)的方法，该电阻元件由包括弯曲部分(1a、1a’、1a”、2a、3a)的连接层形成，所述连接层包括带有所述弯曲部分的高电阻区(11、21、31)和低电阻区(12、22、32)，所述方法包括以下步骤形成低电阻层(1207)；在所述低电阻层上形成第一图形层(1208’)，所述第一图形层(1208)用于限定所述高电阻区；用所述第一图形层作掩模腐蚀所述低电阻层；在腐蚀所述低电阻层后，除去所述第一图形层；在除去所述第一图形层后，在所述低电阻层上形成高电阻层(1209)；在所述高电阻层上形成第二图形层(1210)，所述第二图形层(1210)用于限定包括所述弯曲部分的所述连接层；和用所述第二图形层作掩模腐蚀所述高电阻层和所述低电阻层，所述第一图形层的边缘大致平行于所述第二图形层在所述弯曲部分的等分线(B)。8．如权利要求7所述的方法，其特征在于，在各所述边缘和所述等分线之间的相差角度小于10°。9．如权利要求7所述的方法，其特征在于，由掺杂的多晶硅构成所述低电阻层，由非掺杂的多晶硅和半绝缘的多晶硅中之一构成所述高电阻层。10．一种制造电阻元件(1、2、3)的方法，该电阻元件由包括弯曲部分(1a、1a’、1a”、2a、3a)的连接层形成，所述连接层包括带有所述弯曲部分的高电阻区(11、21、31)和低电阻区(12、22、32)，所述方法包括以下步骤形成高电阻层(2201)；在所述高电阻层上形成第一图形层(2202)，所述第一图形层(2202)用于限定所述高电阻区；用所述第一图形层作掩模将杂质离子注入所述高电阻层；在注入所述杂质离子后，除去所述第一图形层；在所述高电阻层上形成第二图形层(1210)，所述第二图形层(1210)用于限定包括所述弯曲部分的所述连接层；和用所述第二图形层作掩模腐蚀所述高电阻层，所述第一图形层的边缘大致平行于所述第二图形层在所述弯曲部分的等分线(B)。11．如权利要求10所述的方法，其特征在于，在各所述边缘和所述等分线之间的相差角度小于10°。12．如权利要求10所述的方法，其特征在于，由非掺杂的多晶硅和半绝缘的多晶硅中之一构成所述高电阻层。13．一种制造电阻元件(1、2、3)的方法，该电阻元件由包括弯曲部分(1a、1a’、1a”、2a、3a)的连接层形成，所述连接层包括带有所述弯曲部分的高电阻区(11、21、31)和低电阻区(12、22、32)，所述方法包括以下步骤形成高电阻层(2201)；在所述高电阻层上形成第一图形层(1210)，所述第一图形层(1210)用于限定包括所述弯曲部分的所述连接层；用所述第一图形层作掩模腐蚀所述高电阻层；在腐蚀所述高电阻层后，除去所述第一图形层；在所述高电阻层上形成用于限定所述低电阻区的第二图形层(2202)；和用所述第二图形层作掩模将杂质离子注入所述高电阻层，所述第一图形层的边缘大致平行于所述第二图形层在所述弯曲部分的等分线(B)。14．如权利要求13所述的方法，其特征在于，在各所述边缘和所述等分线之间的相差角度小于10°。15．如权利要求13所述的方法，其特征在于，由非掺杂的多晶硅和半绝缘的多晶硅中之一构成所述高电阻层。16．一种电阻元件，由包括弯曲部分(4a、4a’、5a、5a’、5a”、5a”’)的连接层(...

【专利技术属性】
技术研发人员：高桥寿史，熊本景太，
申请(专利权)人：恩益禧电子股份有限公司，
类型：发明
国别省市：JP[日本]