低K值蚀刻阻挡层的形成方法和一种半导体器件技术

本发明专利技术涉及一种在两层介质层中间含有一层居中的蚀刻阻挡层的半导体器件，其中每层的介质常数ｋ≤３．５而且蚀刻阻挡层相对于上层的选择性至少是２．５∶１。还描述了可形成如作为蚀刻阻挡层用的掺氮碳化硅膜的方法和器件。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及在基片上形成膜的方法和装置，尤其但不唯一地涉及低k蚀刻阻挡膜的形成以及内含这类膜的器件。为了说明起见，这里的低k专指等于或小于3.5的介电常数。镶嵌和双镶嵌工艺正日益在半导体晶片制造中流行，尤其是在把铜作为内连金属的工艺中。这是因为铜的等离子蚀刻相对比较困难，所以优选为在介质层上蚀刻出构形，然后再把铜沉积在已蚀刻出的构形上并把它填充。任何多余的铜能通过诸如化学机械抛光的方法从表面移走以便把镶嵌的铜留在已蚀刻的器件中。在作双镶嵌工艺时要把两个分立且互连的特性蚀刻在各自介质层中，一层排在另一层之上。于是在上层蚀刻出一条沟槽而在下层可形成通孔以便把沟槽和位于下层的许多触点相连接。这种结构的许多例子已由Peter Singer发表在1999.8的Semiconductor International的名称为Damascene Challenges,Dielectric Etch的论文所讨论。通常形成双镶嵌特性的途径是在两介质层之间沉积一层蚀刻阻挡层，当自动蚀刻设备穿透第一层时该蚀刻阻挡层便会给它发出一个有效的“终点”信号。这种闭环控制是较佳的，因为它与开环定时蚀刻控制相比本文档来自技高网...

【技术保护点】
一种半导体器件，含有在介质堆叠层内形成的双镶嵌结构，该堆叠层包括内含第一蚀刻构造的上层，中间蚀刻阻挡层以及内含第二蚀刻构造的下层，第二构造经蚀刻阻挡层与第一构造相连，每层具有介电常数ｋ≤３．５，蚀刻阻挡层相对于上层的选择性至少为２．５∶１。

【技术特征摘要】
GB 2000-1-19 0001179.11．一种半导体器件，含有在介质堆叠层内形成的双镶嵌结构，该堆叠层包括内含第一蚀刻构造的上层，中间蚀刻阻挡层以及内含第二蚀刻构造的下层，第二构造经蚀刻阻挡层与第一构造相连，每层具有介电常数k≤3.5，蚀刻阻挡层相对于上层的选择性至少为2.5∶1。2．根据权利要求1所述的半导体器件，其中，所述的蚀刻阻挡层是与下层相集成的。3．根据权利要求1或2所述的器件，其中，所述的蚀刻阻挡层是由掺氮的碳化硅形成的。4．一种在基片上形成低k值膜的方法，包括(a)把基片放置在室内的一个支撑物上；(b)往室里加入气态或蒸汽形式的含硅有机化合物和氮在有等离子体存在的条件下向基片上沉积一层掺氮碳化硅膜。5．根据权利要求5所述的方法，其中，掺氮的碳化硅是在低于4MHz频率驱动下由等离子体沉积的。6．根据权利要求4或5中所述的方法，其中，所述的含硅有机化合物是烷基硅烷。7．根据权利要求4～6中任一项的方法，其中，所述的含硅有机化合物是四烷基甲硅烷。8．根据权利要求4～6中任一项的方法，其中，所述的含硅有机化合物是四甲基硅烷。9．一种蚀刻阻挡层含有掺氮的碳化硅。...

【专利技术属性】
技术研发人员：约汉迈克内尔，罗伯特约汉维尔比，努特比克曼，
申请(专利权)人：特利康控股有限公司，
类型：发明
国别省市：GB[英国]