溶液加工制造技术

一种在衬底上制作电子器件的方法，该器件包括在多个区域中的导电或半导体材料，器件的运行利用从第一区域到第二区域的电流，该方法包括：通过混和材料和液体形成一种混合物；在衬底上形成一种限定结构，它包括在衬底的第一面积中的第一区域和在衬底的第二面积中的第二区域，第一区域对于混合物的排斥力比第二区域大，该结构还包括从第二面积中由第一面积分开的第三面积中的第三区域，第一区域对于混合物的排斥力比第三区域大，并通过在衬底上涂覆混合物将材料沉积到衬底上，由此沉积的材料可以被第一区域的相对排斥力限制在定义器件的所述第一和第二区域的空间分开的区域上，并且凭借第一区域的相对排斥力在它们的平面内是电隔离的，并且它们将要从衬底的第一面积中消失，以便抵抗沉积材料的空间分开区域之间的跨过第一区域的电流流动。（*该技术在2020年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及溶液加工的器件和形成这种器件的方法。近来在集成在塑料衬底上的廉价逻辑电路(C.Drury等人，应用物理快报73，108(1998))和光电子集成器件以及高分辨率有源矩阵显示器中的象素晶体管开关(H.Sirringhaus等人，科学280，1741(1998)，Dodabalapur等人，应用物理快报，73，142(1998))中，半导体共轭聚合物薄膜晶体管(TFT)的应用越来越引起人们的关注。在具有聚合物半导体和无机材料电极以及栅电介质层的检测器件配置中，已经论证了高性能的TFT。电荷载流子迁移率高达0.1cm2/Vs，并且开关电流比为106-108，这可与非晶硅的TFT的性能相比(H.Sirringhaus等人，固态物理进展39，101(1999))。将有机溶剂中的聚合物溶液涂覆在衬底上可以形成共轭聚合物半导体的器件性能的薄膜。因此这种技术与弹性的塑料衬底相适应可以理想地适于进行廉价地大面积的溶液加工。为了完全利用潜在的成本以及加工优点的便利，需要包括半导体层、电介质层以及导电电极和互连在内的所有的器件元件从溶液中沉积出来。为了制作全聚合物TFT器件和电路，必须解决下列的主要问题-多层结构的完整性在随后的半导体、绝缘和/或导电层的溶液沉积中，下面的层不应该被溶解掉，或者被沉积随后的层所用的溶剂膨胀。如果溶剂结合到下面的层中就会发生膨胀，这就导致该层的性能下降。-高分辨率地制作电极的图案需要制作导电层的图形，以形成确定的互连以及沟道长度≤10μm的TFT沟道。-为了制作TFT电路，需要形成垂直的互连区域(通孔)以电连接器件不同层中的电极。在WO 99/10939 A2中阐明了一种制作全聚合物TFT的方法，它依赖于经溶液处理的器件的层在沉积器件随后的层之前转换成不溶解的形成。这就克服了下面的层的溶解和膨胀问题。然而，它将可以使用的半导体材料的选择严格地局限于一小类前驱体聚合物并且从几个方面来说不合乎需要的前驱体聚合物。另外，电介质栅绝缘层的交联使得制作穿过电介质层中的通孔比较困难，而不得不使用诸如机械冲孔的技术(WO 99/10939 A1)。根据本专利技术的一个方面，提供一种在衬底上制作电子器件的方法，该器件包括在多个区域中的导电或半导体材料，器件的运行利用从第一区域到第二区域的电流，该方法包括通过混和该材料和一种液体形成一种混合物；在衬底上形成一种限定结构，它包括在衬底的第一地区中的第一区域和在衬底的第二地区中的第二区域，第一区域对于混合物的排斥力比第二区域大，该结构还包括从第二地区中由第一地区分开的第三地区中的第三区域，第一区域对于混合物的排斥力比第三区域大，并通过在衬底上施加该混合物将材料沉积到衬底上，由此沉积的材料可以被第一区域的相对排斥力限制在定义器件的所述第一和第二区域的空间分开的区域上，并且凭借第一区域的相对排斥力在它们的平面内是电隔离的，并且它们将要从衬底的第一面积中消失，以便抵抗沉积材料的空间分开区域之间的跨过第一区域的电流流动。根据本专利技术的另一方面，提供一种在衬底上制作电子器件的方法，该器件包括在多个区域中的导电或半导体材料，该方法包括通过混和材料和液体形成一种混合物；在衬底上形成一种限制结构，它包括在衬底的第一地区中的第一区域和在衬底的第二面积中的第二区域，第一区域对于混合物的排斥力比第二区域大，该结构还包括从第一地区中由第二地区分开的第三地区中的第三区域，第三区域对于混合物的排斥力比第二区域大；并通过在衬底上涂覆混合物将材料沉积到衬底上；由此沉积的材料可以被第一和第三区域的相对排斥力限制到所述第二区域。第二和第三地区之间的所述第一地区的宽度适宜地小于20微米，并且优选小于10微米。在所述空间分开的区域中形成的材料适宜地形成晶体管的源和漏电极。该方法适宜地包括在所述空间分开的区域之间的空间中沉积另一种材料。沉积在所述空间分开的区域之间的空间中的另一种材料可以形成晶体管的沟道。第一材料可为导电的，所述另一种材料可为半导体的。另一种材料可为聚合物材料。另一种材料可以从溶液中沉积出，该溶液优选为基本不被第一区域排斥的液体的溶液。所述第二区域的宽度适宜地小于20微米。第二区域的宽度适宜地小于10微米。沉积在第二区域中的材料适宜为导电的。这样的材料适宜地形成一种互连。这种材料可以形成晶体管栅电极。在晶体管的栅电极和源以及漏电极之间的重叠区域的宽度分别优选小于20微米。在晶体管的栅电极和源以及漏电极之间的重叠区域的宽度分别优选小于10微米。衬底的表面可以由自组装单层提供，第一和第二区域的至少一个区域可以被自组装单层的构图限定。通过透过遮光板暴露于光中可以进行自组装单层的图形制作的步骤。通过使衬底接触软的印模可以进行自组装单层的图形制作的步骤。第一和第二区域可以形成在沉积在平面结构构件上的层的暴露表面上。在第一面积中的混合物的接触角比第二面积中的混合物的接触角适宜于大20°、40°或者80°。如先前任何权利要求所述的方法，其中衬底的表面由自组装单层提供，并且第一和第二区域中的至少一个区域被自组装单层的构图定义。制作自组装单层的图形的步骤适宜于通过透过遮光板暴露于光中进行。制作自组装单层的图形的步骤适宜于通过使衬底接触软的印模进行。如先前任何的权利要求所述的方法，其中衬底的表面由非极性材料提供，并且第一和第二区域中的至少一个区域被非极性聚合物的表面处理确定。非极性材料可以为聚酰亚胺。该方法可包括机械摩擦或者其他的表面处理聚酰亚胺的步骤，以提高聚酰亚胺的分子取向。所述表面处理可以为刻蚀。所述表面处理可以为等离子体处理。等离子体优选为四氟化碳和/或氧等离子体。表面处理可包括在紫外线中的曝光。所述的一个区域优选为第二区域。第一区域可以包括或者能够包括半导体或者导电材料的取向分子结构。第一区域最优选为能够包括所述导电或者半导体聚合物中的聚合物链的取向。第一区域适宜于能够包括沉积在第一区域上的聚合物材料的链的取向。所述取向优选为在第二和第三区域之间延伸的方向。所述多个链优选为所述另一种材料的多个链。所述导电或者半导体聚合物优选由液滴沉积方法沉积出的。所述导电或者半导体聚合物优选由喷墨印刷沉积出的。至少一个的区域的宽度优选小于在所述喷墨印刷步骤中形成的液滴的直径。在第一和第二区域之间的边界优选为视觉清晰的，并且该方法包括视觉检测第一和第二区域之间的边界，以及依赖于该检测结果相对于衬底定位喷墨印刷装置的步骤。第一材料可为聚合物，优选为共轭聚合物。第一材料可以为能够悬浮在所述液体中的无机颗粒材料。根据本专利技术的还一方面，提供由先前权利要求所述的方法制作的一种逻辑电路、显示器或者存储器件。根据本专利技术的还一方面，提供包括由先前任何权利的方法制作的多个晶体管的有源矩阵阵列的逻辑电路、显示器或存储器件。将用实例的方式对本专利技术进行描述，关于附图说明如下图1所示为溶液加工的全聚合物TFT的不同器件的配置；图2所示为根据图1c具有F8T2有源层、PVP栅绝缘层和PEDOT/PSS栅电极的聚合物TFT的传输特性。图3所示为利用保持在室温(a)和约50℃(b)条件下的样品沉积的，根据图1c具有F8T2活性层、PVP栅绝缘层和PEDOT/PSS栅电极的聚合物TFT的传输特性；图4所示为包含图1(a)中所本文档来自技高网...

【技术保护点】
一种在衬底上制作电子器件的方法，该器件包括在多个区域中的导电或半导体材料，器件的运行利用从第一区域到第二区域的电流，该方法包括： 通过混和该材料和一种液体形成一种混合物； 在衬底上形成一种限定结构，它包括在衬底的第一地区中的第一区域和在衬底的第二地区中的第二区域，第一区域对于混合物的排斥力比第二区域大，该结构还包括通过第一地区而与第二地区间隔开的衬底的第三地区中的第三区域，第一区域对于混合物的排斥力比第三区域大， 并通过在衬底上施加该混合物将材料沉积到衬底上， 由此沉积的材料可以被第一区域的相对排斥力限制在定义器件的所述第一和第二区域的间隔开的区域上，并且凭借第一区域的相对排斥力这些材料在它们的平面内是电隔离的，并且它们将要从衬底的第一地区中消失，以便阻挡沉积的材料的间隔开的区域之间的跨过第一区域的电流流动。

【技术特征摘要】
【国外来华专利技术】GB 1999-12-21 9930217.6;GB 2000-4-20 0009915.01.一种在衬底上制作电子器件的方法，该器件包括在多个区域中的导电或半导体材料，器件的运行利用从第一区域到第二区域的电流，该方法包括通过混和该材料和一种液体形成一种混合物；在衬底上形成一种限定结构，它包括在衬底的第一地区中的第一区域和在衬底的第二地区中的第二区域，第一区域对于混合物的排斥力比第二区域大，该结构还包括通过第一地区而与第二地区间隔开的衬底的第三地区中的第三区域，第一区域对于混合物的排斥力比第三区域大，并通过在衬底上施加该混合物将材料沉积到衬底上，由此沉积的材料可以被第一区域的相对排斥力限制在定义器件的所述第一和第二区域的间隔开的区域上，并且凭借第一区域的相对排斥力这些材料在它们的平面内是电隔离的，并且它们将要从衬底的第一地区中消失，以便阻挡沉积的材料的间隔开的区域之间的跨过第一区域的电流流动。2.如权利要求1所述的方法，其中在第二和第三地区之间的第一地区的宽度小于20微米。3.如权利要求1所述的方法，其中在第二和第三地区之间的第一地区的宽度小于10微米。4.如先前任何权利要求所述的方法，其中形成在所述间隔开的区域中的材料形成晶体管的源和漏电极。5.如权利要求4所述的方法，包括在所述间隔开的区域之间的空间沉积另一种材料的步骤。6.如权利要求5所述的方法，其中沉积在所述间隔开的区域之间的空间中的另一种材料形成晶体管沟道。7.如权利要求6所述的方法，其中第一材料为导电的，而所述另一种材料为半导体的。8.如权利要求5至7中任何权利要求所述的方法，其中另一种材料为聚合物材料。9.如权利要求5至8中任何权利要求所述的方法，其中另一种材料是从溶液中沉积出的。10.如权利要求9所述的方法，其中另一种材料是从一种基本不被第一区域排斥的液体溶液中沉积出的。11.一种在衬底上形成电子开关器件的方法，该器件包括在多个区域中的导电或半导体材料，该方法包括通过混和该材料和一种液体形成一种混合物；在衬底上形成一种限制结构，它包括在衬底的第一地区中的第一区域和在衬底的第二地区中的第二区域，第一区域对于混合物的排斥力比第二区域大，该结构还包括通过第二地区而与第一地区间隔开的衬底的第三地区中的第三区域，第三区域对于混合物的排斥力比第二区域大；并通过在衬底上施加混合物将该材料沉积到衬底上；由此沉积的材料可以被第一区域和第三区域的相对排斥力限制到所述第二区域。12.如权利要求11所述的方法，其中第二区域的宽度小于20微米。13.如权利要求11所述的方法，其中第二区域的宽度小于10微米。14.如权利要求11至13中任何权利要求所述的方法，其中材料为导电的。15.如权利要求14所述的方法，其中材料形成一种互连。16.如权利要求14所述的方法，其中材料形成晶体管的控制电极，在该电极上电压能够影响器件的邻接区域之间的电流流动。17.如权利要求14或16中所述的方法，其中该材料形成晶体管的栅电极。18.如权利要求17所述的方法，其中在晶体管的栅电极和源与漏电极之间的重叠区域的宽度分别小于20微米。19.如权利要求17所述的方法，其中在晶体管的栅电极和源与漏电极之间的重叠区域的宽度分别小于10微米。20.如权利要求11至19中任何权利要求所述的方法，其中衬底的表面由自组装单层提供，并且第一和第二区域中的至少一个区域由自组装单层的构图定...

【专利技术属性】
技术研发人员：翰宁瑟林浩斯，理查德H费莱恩德，塔克卡瓦斯，
申请(专利权)人：造型逻辑有限公司，精工爱普生株式会社，
类型：发明
国别省市：GB[英国]