可中断和可重启矩阵乘法指令、处理器、方法和系统技术方案

本申请公开了可中断和可重启矩阵乘法指令、处理器、方法和系统。一方面的处理器包括解码单元，用于对矩阵乘法指令解码。矩阵乘法指令用于指示第一源矩阵的第一存储器位置、用于指示第二源矩阵的第二存储器位置、并且用于指示将存储结果矩阵的第三存储器位置。处理器还包括执行单元，与解码单元耦合。执行单元用于响应于矩阵乘法指令进行以下操作：在中断之前将第一和第二源矩阵的部分相乘，并且响应于中断而存储完成进展指示符。完成进展指示符用于指示在中断之前将已经完成的将第一和第二源矩阵相乘以及将对应的结果数据存储到第三存储器位置中的进展的量。储器位置中的进展的量。储器位置中的进展的量。

【技术实现步骤摘要】
可中断和可重启矩阵乘法指令、处理器、方法和系统
[0001]本专利技术专利申请是国际申请号为PCT/US2017/036038，国际申请日为 2017年6月6日，进入中国国家阶段的申请号为201780034999.3，名称为
ꢀ“
可中断和可重启矩阵乘法指令、处理器、方法和系统”的专利技术专利申请 的分案申请。

技术介绍


[0002]本文中所描述的实施例一般涉及处理器。具体而言，本文所述的实施 例一般涉及处理器中的矩阵乘法。
[0003]背景信息
[0004]许多处理器具有单指令多数据(SIMD)架构。此类处理器可以具有包 括各种不同类型的紧缩数据指令的指令集。紧缩数据指令可以用于对多个 紧缩数据元素、或多对紧缩数据元素同时和/或并行地进行操作。多个数据 元素可以作为紧缩数据紧缩在一个寄存器或存储器位置内，其中寄存器或 存储器位置的位被逻辑地划分为数据元素的序列。处理器可具有并行执行 硬件，其响应于紧缩数据指令以同时和/或并行地对多个紧缩数据元素操作。
[0005]此类指令的一个特定示例是紧缩数据乘法指令。另一个特本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种处理器(102)，包括：解码器(108)，用于对矩阵乘法指令(106；606)解码，所述矩阵乘法指令(106；606)具有与第一源矩阵(124)相关联的第一字段、与第二源矩阵(128)相关联的第二字段、目的地字段(132)、以及用于标识所述矩阵乘法指令(106；606)的操作码；执行单元(110)，耦合至所述解码器(108)，所述执行单元(110)用于响应于所述矩阵乘法指令(106；606)而执行操作，所述操作包括：将所述第一源矩阵(124)分成第一多个片，所述第一多个片中的每个片包括指定数量个非重叠的数据元素，以及将所述第二源矩阵(128)分成第二多个片，所述第二多个片中的每个片包括指定数量个非重叠的数据元素，所述执行单元(110)包括融合矩阵乘法和加法逻辑(558)，所述融合矩阵乘法和加法逻辑(558)用于使用来自所述第一多个片中的第一片的数据元素和来自所述第二多个片中的第二片的数据元素执行并行的融合乘法累加操作，所述融合乘法累加操作中的至少一个用于：将来自所述第一片的数据元素与来自所述第二片的对应的数据元素相乘以生成多个乘积，并且将所述多个乘积中的一个或多个加到来自累加矩阵的对应的数据元素以生成结果矩阵(132；532)中的对应的结果值。2.如权利要求1所述的处理器，其中，所述第一字段用于指示用于所述第一源矩阵(124)的位置，所述第二字段用于指示用于所述第二源矩阵(128)的位置，并且所述第一目的地字段用于指示用于所述结果矩阵(132；532)的位置。3.如权利要求1所述的处理器，其中，所述操作码与所述第一源矩阵(124)、所述第二源矩阵(128)和所述结果矩阵(132；532)的尺寸对应。4.如权利要求1所述的处理器(102)，其中，所述融合矩阵乘法和加法逻辑(558)包括：多个乘法器，每个乘法器用于将来自所述第一片的数据...

【专利技术属性】
技术研发人员：E，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：