【技术实现步骤摘要】
基于RISC
‑
V指令集的六级流水线CPU
[0001]本专利技术属于处理器设计领域，具体是一种基于RISC
‑
V指令集的六级流水线CPU。
技术介绍
[0002]RISC
‑
V ISA是由加州大学伯克利分校相关团队完成的开放指令集架构，RISC表示精简指令集计算机，V表示第五代，所以此架构是基于精简指令集计算原理搭建的。与大多数指令集相比，RISC
‑
V指令集具有完全免费和开源的特点，允许任何人设计、制造和销售基于RISC
‑
V指令集的芯片和软件。如今，基于RISC
‑
V指令集的微处理器因其低功耗、开源的优势，被广泛的运用在物联网终端。
[0003]国外对于RISC
‑
V指令集的研究有许多，设计了多种开源的RISC
‑
V处理器，并进行了广泛的应用。对于国内的RISC
‑
V处理器设计，不得不提到蜂鸟E203，是国内首款基于RISC
‑
V指令...
【技术保护点】
【技术特征摘要】
1.一种基于RISC
‑
V指令集的六级流水线CPU，其特征在于，包括：指令取出电路，用于生成下一条指令地址和取出当前地址的指令；字段译码电路，用于对指令字段进行译码，并检测load_use冒险；控制信号生成电路，用于生成指令的控制信号，并根据rs1和rs2字段地址读取通用寄存器；指令执行电路，用于进行指令的运算操作，并解决数据冒险和控制冒险；存储器访问电路，用于访问存储器，主要针对load和store指令；结果写回电路，用于将数据结果写入寄存器堆，读写CSR寄存器，生成中断信号。2.根据权利要求1所述的基于RISC
‑
V指令集的六级流水线CPU，其特征在于，所述指令取出电路包括：指令地址生成模块：当前pc和跳转pc都加上4后输入到数据选择器imux1，pc_sel生成模块生成imux1的控制信号pc_sel，imux1输出下一条指令地址到pc计数器；取指模块：采用一个选择器imux2，选择合适的地址作为ITCM地址端输入，指令存储器ITCM存储程序指令；pc缓存器：作为指令取出电路和字段译码电路的段间寄存器，将指令取出电路的pc值输出到下一级字段译码电路。3.根据权利要求2所述的基于RISC
‑
V指令集的六级流水线CPU，其特征在于，所述字段译码电路包括：指令输出模块：选择缓存指令或者当前指令给译码模块使用，当出现load_use冒险需要暂停时，输出缓存指令，没有冒险则时直接使用ITCM的输出指令；译码模块：接收指令模块传来的指令信号并进行字段译码，输出译码信号；load_use检测单元：检测load_use冒险，并输出暂停信号stall和废弃信号discard，暂停信号暂停指令取出电路和字段译码电路，废弃信号废弃控制信号生成电路指令。4.根据权利要求3所述的基于RISC
‑
V指令集的六级流水线CPU，其特征在于，所述控制信号生成电路包括：寄存器读取模块：两个寄存器读取模块根据字段译码电路传来的译码信号cr...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。